La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Contatori modulo N qualunqueContatori modulo N qualunque Contatori realizzati con sommatoriContatori.

Presentazioni simili


Presentazione sul tema: "A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Contatori modulo N qualunqueContatori modulo N qualunque Contatori realizzati con sommatoriContatori."— Transcript della presentazione:

1 A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Contatori modulo N qualunqueContatori modulo N qualunque Contatori realizzati con sommatoriContatori realizzati con sommatoriMemorie DefinizioniDefinizioni Memoria RAMMemoria RAM OrganizzazioneOrganizzazione TemporizzazioneTemporizzazione Cella baseCella base Tipi di indirizzamentoTipi di indirizzamento

2 A.S.E.24.2 Richiami Macchina di MEALYMacchina di MEALY Macchina di MOOREMacchina di MOORE ContatoriContatori

3 A.S.E.24.3 Contatori decadici in cascata Q 3 Q 2 Q 1 Q 0 Co E Ck Q 3 Q 2 Q 1 Q 0 Co E Ck Q 3 Q 2 Q 1 Q 0 Co E Ck E Ck Dec 0 Dec 1 Dec 2

4 A.S.E.24.4 Contatore modulo N (con N che non è potenza del 2) Nomero di Flip – Flop necessariNomero di Flip – Flop necessari K con 2 K N < 2 K+1K con 2 K N < 2 K+1 Gruppo di rivelazione RGruppo di rivelazione R R = N – 1R = N – 1 Gruppo di blocco BGruppo di blocco B agisce sullingresso T dei F-F che non devono commutare agisce sullingresso T dei F-F che non devono commutare Gruppo forzante FGruppo forzante F Agisce sullingressi T dei F-F che devono commutareAgisce sullingressi T dei F-F che devono commutare

5 A.S.E.24.5 Tabella BLOCCA FORZA RIVELA

6 A.S.E.24.6 Problema della funzione FORZA I F-F che sono forzati a commutare lo fanno anche se labilitazione (E) non è attivaI F-F che sono forzati a commutare lo fanno anche se labilitazione (E) non è attiva Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata)Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata) Si evita portando il segnale di abilitazione anche al blocco di rilvelazioneSi evita portando il segnale di abilitazione anche al blocco di rilvelazione

7 A.S.E.24.7 Contatore sincrono modulo 10 T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3 R BF Co

8 A.S.E.24.8 Contatore mediante sommatore Architettura baseArchitettura base 0, 1 Ck

9 A.S.E.24.9 Contatore mediante sommatore Uso de Full AdderUso de Full Adder FA

10 A.S.E Contatore mediante sommatore Uso dell half adderUso dell half adder HA 1

11 A.S.E Definizioni MEMORIE Memoria = elemento in grado di conservare uninformazioneMemoria = elemento in grado di conservare uninformazione Memorie Volatili = in grado di conservare linformazione solo se alimentateMemorie Volatili = in grado di conservare linformazione solo se alimentate Memorie Non Volatili = non perdono linformazione anche se non alimentateMemorie Non Volatili = non perdono linformazione anche se non alimentate

12 A.S.E Definizioni MEMORIE NON VOLATILI ROM = Read Only MemoryROM = Read Only Memory Programmata in fabbricaProgrammata in fabbrica PROM = Programmable Read Only MemoryPROM = Programmable Read Only Memory Programmabile una sola volta dallutente [OTP]Programmabile una sola volta dallutente [OTP] EPROM =Erasable Programmable ROMEPROM =Erasable Programmable ROM Prog. elettricamente, Cancellazione UVProg. elettricamente, Cancellazione UV E 2 PROM = Electrical Erasable PROME 2 PROM = Electrical Erasable PROM Programmazione e cancellazione elettricaProgrammazione e cancellazione elettrica

13 A.S.E Definizioni MEMORIE VOLATILI RAM = Random Access MemoryRAM = Random Access Memory Memoria nella quale e possibileMemoria nella quale e possibile –ScrivereWRITE (W) –LeggereREAD(R) RAM Statica = se alimentata, conserva linformazione per un tempo infinitoRAM Statica = se alimentata, conserva linformazione per un tempo infinito RAM Dinamica = anche se alimenta, dopo un certo tempo perde linformazioneRAM Dinamica = anche se alimenta, dopo un certo tempo perde linformazione

14 A.S.E Organizzazione di una RAM Memoria RAM di H parole di N bitMemoria RAM di H parole di N bit –H è una potenza del 2 –N solitamente può valere 1, 4, 8 OsservazioneOsservazione 2 10 = 1,0241K(Kilo)2 10 = 1,0241K(Kilo) 2 20 = 1,048,5761M(Mega)2 20 = 1,048,5761M(Mega) 2 30 = 1,073,741,8241G(Giga)2 30 = 1,073,741,8241G(Giga)

15 A.S.E Descrizione ai terminali Memoria RAM 64K x 4Memoria RAM 64K x 4 64K x 4 A0 A15 D0 D3 CSR/W

16 A.S.E Legenda A0 : A15= indirizzi(ADDRESS)A0 : A15= indirizzi(ADDRESS) D0 : D3= dati(DATE)D0 : D3= dati(DATE) CS= Attivatore (Chip Select)CS= Attivatore (Chip Select) [attivo basso] [attivo basso] R/W= scrittura / lettura (Read/Write)R/W= scrittura / lettura (Read/Write) [1 = legge, 0 = scrive] [1 = legge, 0 = scrive]

17 A.S.E Temporizzazzione Ciclo di letturaCiclo di lettura Ciclo di scritturaCiclo di scrittura A0:A15 CS R/W D0:D3 A0:A15 CS R/W D0:D3

18 A.S.E Cella di Memoria RAM STATICA RS Q WriteDin Word select Dout

19 A.S.E Parola (Word) Write W s RS Q Din-3 Dout-3 RS Q Din-2 Dout-2 RS Q Din-1 Dout-1 RS Q Din-0 Dout-0

20 A.S.E Organizzazione Ws-0 RS Q RS Q RS Q RS Q Write RS Q Din-3Dout-3 RS Q Din-2Dout-2 RS Q Din-1Dout-1 RS Q Din-0Dout-0 Ws-1

21 A.S.E Tecniche di accesso La singola word haLa singola word ha N ingressi = Data InN ingressi = Data In N uscite =Data OutN uscite =Data Out 1 selettore di parola1 selettore di parola Allesterno sono necessariAllesterno sono necessari N Data I/O (bidirezionale)N Data I/O (bidirezionale) Chip Select (CS)Chip Select (CS) Selezione Read/ Write (R/W)Selezione Read/ Write (R/W) K indirizziK indirizzi

22 A.S.E Schema 1 Uso di Buffer THREE-STATEUso di Buffer THREE-STATE D D out D in RW

23 A.S.E Schema 2 Tabella di veritàTabella di verità CS R/W W R

24 A.S.E Osservazione Gli indirizzi sono codificati in binarioGli indirizzi sono codificati in binario È necessario un decodificatire K – 2 KÈ necessario un decodificatire K – 2 K DECDEC K K2K

25 A.S.E Schema completo MMMM MMMM MMMM DECDEC A 0 :A 16 1 D3D2D1D0 W R

26 A.S.E Osservazioni Architettura non quadrataArchitettura non quadrata Complessità del Decoder N = 2 NComplessità del Decoder N = 2 N occorrono 2 N AND a N ingressioccorrono 2 N AND a N ingressi –Esempio: Memoria da 1Mbit (2 20 ) –Complessità del Decoder 21 milioni di Transistori !! Si ricorre a memorie a singolo bit e a struttura a matriceSi ricorre a memorie a singolo bit e a struttura a matrice

27 A.S.E RAMRAM Organizzazione a Matrice Celle di memoria organizzate a quadratoCelle di memoria organizzate a quadrato XX YY 1 2 N/2 N/2 1 N/2

28 A.S.E Osservazioni Sono presenti due decodificatoriSono presenti due decodificatori –Decodificatore di riga –decodificatore di colonna A ciascun decodificatore arriva N/2 indirizziA ciascun decodificatore arriva N/2 indirizzi Complessità totale dei DecoderComplessità totale dei Decoder 2 decodificatori N/2 – 2 N/2 2 decodificatori N/2 – 2 N/2 occorrono 2x2 N/2 AND a N/2 ingressi occorrono 2x2 N/2 AND a N/2 ingressi [per memoria da 1 Mbit (2 20 ) occorrono 2 x 2 10 x 11 =22528 transistori ] 2 x 2 10 x 11 =22528 transistori ]

29 A.S.E CONCLUSIONI Contatori modulo N qualunqueContatori modulo N qualunque Contatori realizzati con sommatoriContatori realizzati con sommatoriMemorie DefinizioniDefinizioni Memoria RAMMemoria RAM OrganizzazioneOrganizzazione TemporizzazioneTemporizzazione Cella baseCella base Tipi di indirizzamentoTipi di indirizzamento


Scaricare ppt "A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Contatori modulo N qualunqueContatori modulo N qualunque Contatori realizzati con sommatoriContatori."

Presentazioni simili


Annunci Google