L'elettronica allo stato dell'arte:

Presentazione sul tema: "L'elettronica allo stato dell'arte:"— Transcript della presentazione:

1 L'elettronica allo stato dell'arte:
i CPLD e i PSoC Prof. Ferrari Claudio

2 temperatura oltre la soglia con livello sotto la soglia;
Truth Table L P T Y In una stazione di lavaggio chimico lo stato del liquido utilizzato è monitorato mediante tre sensori che ne rilevano il livello (L), la pressione (P) e la temperatura (T). Ciascun sensore presenta in uscita un segnale a livello alto quando la grandezza fisica che rileva sorpassa una soglia prefissata. Si vuole progettare una rete in grado di produrre un segnale a livello alto (Y) quando si verifica una qualsiasi delle seguenti condizioni anomale: temperatura oltre la soglia con livello sotto la soglia; pressione oltre la soglia con livello sotto la soglia; pressione, temperatura e livello contemporaneamente oltre la soglia. Prof. Ferrari Claudio

3 1 1 U1 74LS04 2 1 U2 74LS08 3 1 U3 74LS32 Prof. Ferrari Claudio

4 riprogrammabilità e non volatilità
Nei primi anni ’70 fecero la comparsa sul mercato dei dispositivi elettronici digitali che permettevano la realizzazione di funzioni combinatorie e/o sequenziali nello stesso circuito integrato. Vantaggi: riprogrammabilità e non volatilità riduzione dell'area occupata sullo stampato più affidabilità rispetto alle logiche tradizionali ridotto time-to-market possibilità di rimpiazzare le antiquate logiche tradizionali TTL/CMOS ottimizzazione nella gestione dei magazzini componenti Svantaggi: apprendimento di un linguaggio di progettazione necessità di disporre di potenti elaboratori elettronici costi (inizialmente) più elevati rispetto a soluzioni tradizionali Prof. Ferrari Claudio

5 Alcune definizioni . . . FPD/PLD (Field Programmable Device/Programmable Logic Device): qualsiasi circuito integrato configurabile dall’utente per implementare hardware digitale PLA (Programmable Logic Array): il più semplice PLD formato da matrici di porte AND e OR le cui connessioni sono programmabili, al fine di ottenere funzioni logiche rappresentabili come somma di prodotti PAL (Programmable Array Logic): dispositivi con matrice AND programmabile e matrice OR fissa SPLD (Simple PLD): qualsiasi semplice PLD con relative variazioni (ad esempio aggiunta di flip-flop) Prof. Ferrari Claudio

6 Ancora definizioni . . . CPLD (Complex PLD): tanti SPLD interconnessi mediante una matrice FPGA (Field Programmable Gate Array): FPD con struttura molto versatile caratterizzati da un elevato livello di integrazione Prof. Ferrari Claudio

7 Il mercato dei produttori di PLD (2008)
Prof. Ferrari Claudio

8 Architetture SPLD <= PLA (Programmable Logic Array)
PAL (Programmable Array Logic) => Prof. Ferrari Claudio

9 Prof. Ferrari Claudio

10 PAL16L8 PAL16R8 Prof. Ferrari Claudio

11 Un CPLD è un dispositivo contenente più blocchi di tipo SPLD
Cos’è un CPLD Un CPLD è un dispositivo contenente più blocchi di tipo SPLD riuniti in un singolo chip Prof. Ferrari Claudio

12 Caratteristiche CPLD Principali produttori: Altera, Xilinx
Un CPLD può arrivare a contenere qualche decina di SPLD Applicazioni tipiche CPLD: quando è richiesta alta velocità (ritardi inferiori a 10 nsec) e predicibilità quando il progetto si presta bene ad una implementazione “somma-di-prodotti” controllori: grafici, LAN, UART, per CACHE Come regola generale i CPLD si utilizzano nelle applicazioni in cui è richiesto un uso esteso di porte AND/OR e non occorrono numerosi flip-flop (presenti in minima quantità) Prof. Ferrari Claudio

13 Diagramma a blocchi del dispositivo Xilinx XC9500
Prof. Ferrari Claudio

14 Prof. Ferrari Claudio

15 La programmazione dei PLD
Applicativo grafico schematico Programmazione di tipo HDL (Hardware Description Language) ABEL AHDL VHDL (IEEE ) Verilog (IEEE ) - SystemVerilog SystemC =>Cadence, Synopsys e Celoxica Programmazione visuale LabVIEW Matlab Simulink Programmazione strutturata SystemC Prof. Ferrari Claudio

16 VHDL: vantaggi Potenza e flessibilità Portabilità
VHDL permette di descrivere circuiti complessi con relativa semplicità; consente inoltre di descrivere gli stimoli utilizzati nella simulazione del progetto Portabilità Il VHDL è un linguaggio standard e quindi consente di esportare il codice da un sintetizzatore (e/o un simulatore) all’altro Progettazione indipendente dal dispositivo La portabilità consente di valutare le prestazioni di un progetto su componenti diversi. Prof. Ferrari Claudio

17 VHDL: svantaggi Differenti qualità di sintesi
L’efficacia della sintesi può variare a seconda delle impostazioni fissate per il processo di sintetizzazione Difficoltà di controllo dell’implementazione L’utilizzo di costrutti astratti (clausole if, case, when..) non consente di controllare l’implementazione di un progetto a livello di gate Possibile inefficienza delle implementazioni Essendo il risultato dell’implementazione dipendente dalla strategia scelta, occorre conoscere le peculiarità delle tante strategie di norma disponibili Differenti qualità di sintesi: la sintesi può essere eseguita seguendo un criterio che ottimizza la velocità di transito dei segnali, riducendo il numero di livelli sui quali viene realizzata la struttura, oppure un criterio che ottimizza lo spazio occupato cercando di ridurre il numero di porte necessarie alla realizzazione della struttura, oppure impostando lo “sforzo mentale” (effort) che il sintetizzatore dovrà svolgere per semplificare e minimizzare le funzioni logiche descritte in VHDL Possibile inefficienza delle implementazioni: Optimized Balance, Optimized Speed, Optimized Density Prof. Ferrari Claudio

18 Entity, architecture e design
Prof. Ferrari Claudio

19 Descrizione strutturale
Prof. Ferrari Claudio

20 Descrizione dataflow Prof. Ferrari Claudio

21 Descrizione comportamentale
Prof. Ferrari Claudio

22 Descrizione strutturale Descrizione dataflow
Descrizione comportamentale il VHDL consente di utilizzare nella definizione dell’architettura una qualsiasi combinazione dei tre stili e a ciascuna descrizione corrisponderà un’implementazione hardware che opererà parallelamente (o “concorrentemente”) alle altre Prof. Ferrari Claudio

23 Flusso di progetto per PLD
Design entry Design constraints Synthesis Flusso di progetto per PLD Behavioral simulation Design library Implementation Post-fit simulation Download Prof. Ferrari Claudio

24 Due fasi fondamentali . . . Sintesi: procedimento software che converte la descrizione comportamentale in una descrizione strutturale, in cui vengono utilizzate esclusivamente porte logiche elementari Prof. Ferrari Claudio

25 Implementazione: procedimento software che converte la descrizione strutturale in una descrizione fisica valida per il dispositivo scelto, generandone il relativo file di programmazione. N PPMAP 1 1* N PPMAP 11 11* N PPMAP 12 12* N PPMAP 13 13* N PPMAP 14 14* N PPMAP 18 18* N PPMAP 19 19* N PPMAP 2 2* N PPMAP 20 20* N PPMAP 22 22* L * L * L * L * L * L * L * L * L * Nella descrizione fisica si trovano indicate la distribuzione e la connessione delle risorse fisiche Prof. Ferrari Claudio

26 Simulazione VHDL permette di descrivere test-bench, ovvero sequenze di ingresso che servono per testare la funzionalità del dispositivo sotto esame per poi passare a verificare la corrispondenza delle uscite alle specifiche assegnate, per mezzo di tools grafici Simulazione “post-fit” Prof. Ferrari Claudio

27 Download / debug Il JTAG (Joint Test Action Group) è un protocollo di tipo industriale sviluppato per accedere in modalità seriale a segnali e punti di test di un circuito elettronico durante le procedure di built-in test (o debugging) e programmazione. Principalmente permette di: eseguire il test delle connessioni tra uno o più dispositivi JTAG e tutto ciò che ad essi è collegato; programmare/riconfigurare in-circuit; effettuare il debugging del programma (o dell’architettura) trasferito sul chip conformemente alle specifiche fornite, in base a un modello o a vettori di test. Prof. Ferrari Claudio

28 Attualmente sempre più circuiti integrati contengono un modulo di supervisione e di controllo remoto accessibile tramite l’interfaccia JTAG Prof. Ferrari Claudio

29 Prof. Ferrari Claudio

30 Cos’è un FPGA Un FPGA è un componente integrato al cui interno è replicato fino a migliaia di volte un circuito digitale denominato CLB (Configurable Logic Block), nel quale sono svolte funzioni logiche di base Prof. Ferrari Claudio

31 CLB a grana grossa Xilinx
CLB a grana fine Actel Prof. Ferrari Claudio

32 Cos’è un PSoC La sigla PSoC (Programmable System On a Chip) identifica un componente, prodotto di Cypress, che integra un microprocessore e vari moduli sia analogici sia digitali configurabili indipendentemente (così come le relative interconnessioni), al fine di sostituire con un singolo chip più blocchi funzionali. ASSP: Application Specific Standard Product: wikipedia riporta che si tratta di componenti pronta consegna e configurabili dal cliente, che si oppongono agli ASIC che invece vengono prodotti dall’industria su specifiche del cliente. Sembrerebbe verosimile, ma allora nella figura andrebbe messo ASIC, e alora viene da pensare che Cypress consideri ASSP=ASIC. La maggio flessibilità starebbe nel fatto che i psoc sono riconfigurabili dal cliente La piattaforma mette a disposizione un vasto insieme di IP (proprietà intellettuali) testate sotto forma di blocchi analogici, digitali e di interfaccia precostruiti . . . Prof. Ferrari Claudio

33 nonchè tre tipologie di processori
Prof. Ferrari Claudio

34 Prof. Ferrari Claudio

35 Prof. Ferrari Claudio

36 IP analogiche disponibili
ADCs Delta-Sigma 6 to 14 bit Incremental 6 to 14 bit Amplifiers Programmable gain Instrumentation Inverting Comparators Hysteresis Zero-crossing DACs 6, 8, and 9 bit 6 and 8 bit multiplying Filters 2 pole low-pass 2 pole band-pass Modulators Peak detectors ed inoltre, nei PSoc 3 e 5 ADC Delta-Sigma 12 to 20 bit SAR ADC (12 bits) Interlocking DAC Trans Impedance Amplifier Digital Filter Block (DFB) CapSense touch sensing V-to-I converter Prof. Ferrari Claudio

37 IP digitali disponibili
Timers/Counters 8, 16, and 24 bit ed inoltre, nei PSoc 3 e 5 Primitives like AND, OR, XOR, LUT, etc. Quadrature encoder for motor control Communications Interfaces: CAN, I2S Pulse-Width Modulators (PWM) 8, 16, and 24 bit 8 and 16 bit dead band generators Pseudo-Random Source (PRS) e solamente nei PSoc 3 e 5 RTOS Keil® RTX51Tiny™ Micrium® μc/OS-II™ Segger® embOS Cyclic Redundancy Check (CRC) Communications interfaces I2C master, slave, and multi-master SPI master and slave Tx, Rx, and full-duplex UART Full-speed USB 2.0 Prof. Ferrari Claudio

38 Communications interface Environmental sensing
Inoltre . . . un PSoC mette a disposizione risorse per l’interfacciamento diretto a: Touch Sensing CapSense capacitive sensing (buttons, sliders) Touchscreens Trackpads Proximity sensing Communications interface Wireless radio control LIN bus Optical cable conversion Dual Tone Multi-Frequency (DTMF) dialer USB 2.0 Environmental sensing Pressure Humidity Current Airflow Acceleration Tilt Pyroelectric Infrared (PIR) Light Voltage Temperature Inductive Gas Liquid level Power Control Battery charging Voltage & current System power AC power metering Lighting Fan/Motor Control AC motor DC motor Fan Fuel pump Instrument gauges Other Magnetic cord read/write Mechanical buttons or other inputs LCD display/drive control LED drive Prof. Ferrari Claudio

39 PSoC CREATOR™ – Software per PSoC 3 e PSoC 5
Step 1: scelta e configurazione hardware dei dispositivi on-chip da implementare Prof. Ferrari Claudio

40 PSoC CREATOR™ – Software per PSoC 3 e PSoC 5
Step 2: scrittura dell’applicativo in linguaggio C utilizzando istruzioni e compilatori standard Con PSoC CREATOR™ lo sviluppo del progetto si articola in tre fasi: 1. Configurazione 2. Sviluppo del codice 3. Programmazione e debugging Messa a punto dell’architettura sviluppata mediante potenti strumenti basati anche su protocollo JTAG Prof. Ferrari Claudio

41 PSoC DESIGNER™ – Software per PSoC 1 – Chip level
Prof. Ferrari Claudio

42 PSoC DESIGNER™ – Software per PSoC 1 – System level = PSoC EXPRESS™
Prof. Ferrari Claudio

43 PSoC EXPRESS™: elementi fondamentali per la progettazione
PSoC Express mette a disposizione un catalogo di dispositivi, detti drivers, utilizzabili per acquisire/generare segnali. Un driver è associato ad un dispositivo hardware, quale ad esempio un sensore di temperatura. input/output input output interface Prof. Ferrari Claudio

44 PSoC EXPRESS™: elementi fondamentali per la progettazione
Gli output drivers sono pilotati mediante transfer functions, che li mettono in relazione con gli input drivers Literal code: funzione che consente di scrivere codice in linguaggio C Loop delay: funzione che permette di confrontare il valore corrente con quello precedente Status encoder: funzione che genera l’uscita corrispondente alla combinazione di uno o più ingressi Setpoint region: funzione che suddivide il range del segnale di ingresso in n zone Table lookup: funzione che permette di assegnare all’uscita un valore per ciascuna combinazione possibile sugli ingressi State machine: modello comportamentale costituito da stati, transizioni e azioni Priority encoder: funzione che genera l’uscita corrispondente all’ingresso prioritario Prof. Ferrari Claudio

45 PSoC EXPRESS™: strumenti per la simulazione
Durante la simulazione, a ciascun elemento viene associato un “widget” che permette di manipolare gli input e di verificare conseguentemente che il progetto funzioni come desiderato Prof. Ferrari Claudio

46 Prof. Ferrari Claudio

47 Truth Table L P T Y Prof. Ferrari Claudio

48 La simulazione L’implementazione Prof. Ferrari Claudio

49 Sistemi di sviluppo STARTER KITS : FirstTouch
sistemi per valutare i PSoC in applicazioni quali: capacitive sense, light sense, wireless, mixed-signal EVALUATION AND DEVELOPMENT KITS Kit che permettono di testare rapidamente i progetti sviluppati; ciascun kit comprende un programmatore MiniProg Prof. Ferrari Claudio

50 FirstTouch Prof. Ferrari Claudio

51 Evaluation and development kit
Prof. Ferrari Claudio

52 Grazie per l'attenzione
Buon proseguimento di giornata all'Expò Elettronica Prof. Ferrari Claudio