La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy.

Presentazioni simili


Presentazione sul tema: "LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy."— Transcript della presentazione:

1 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

2 1948 Schockley inventa il Transistor bipolare nei laboratori Bell. (Nobel nel 1956) E un interruttore a STATO SOLIDO a comando elettrico! MOS transistor Lo stato dellinterruttore (aperto/ chiuso) è determinato dallo stato di un segnale elettrico! Il transistor bipolare Due stati di un segnale elettrico (tensione, corrente)….. Si possono associare a due stati logici: Alto=Vero, Basso=Falso…. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

3 Cosa si può fare con un transistor? 1- Si possono realizzare reti che svolgono funzioni logiche- aritmetiche AND (serie), OR (parallelo), NOT. 2- si può scegliere quale operazione logica eseguire (quale rete ultizzare) sulla base dello stato di un segnale elettrico, cioè si possono realizzare strutture programmabili Calcolatori elettronici Si possono realizzare strutture di calcolo che maneggiano solo quantità elettriche ….. Calcolatori elettronici …. 3- si possono realizzare delle strutture bistabili che memorizzano lo stato di un segnale elettrico = CELLE DI MEMORIA. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

4 Perciò: Dalla dimensione degli interruttori e delle interconnessioni!! Integrazione e velocità…….. La potenza del calcolatore dipende: dalla complessità della rete di calcolo, dalla velocità con cui la rete di calcolo è in grado di fornire il risultato (tempo di propagazione). Il transistor allo stato solido ha reso possibile una miniaturizzazione molto spinta che ha portato a ridurre le dimensione di strutture di calcolo molto complesse. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

5 Si Si parte da un materiale semiconduttore purissimo, il silicio (Si). A temperatura ambiente non conduce….si comporta come un isolante p Si producono zone in cui sono presenti impurità, atomi diversi: queste zone si comportano come conduttori (n,p), formano giunzioni raddrizzanti n+ drain source Vc - alta Normalmente il percorso tra drain e source è ad elevata resistenza (aperto). gate Si rendono possibili i contatti elettrici deponendo degli elettrodi metallici Un potenziale positivo applicato al di sopra dello strato di isolante tramite il contatto metallico (gate), produce la formazione di un strato conduttore al di sotto, chiudendo il percorso di corrente tra drain e source Si depone uno strato di isolante SiO 2 che viene rimosso nelle zone in cui si vuole un contatto elettrico DRAIN SOURCE n V d + V s - p Si n p n gate drain source LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

6 Un circuito è composto da transistor, interconnessioni ed altri componenti elettrici (resistenze e capacità). Per ottenere la massima compattezza e ridurne le dimensioni si realizza in forma integrata: tutto viene realizzato sullo stesso substrato di silicio utilizzato per i transistor! Primo circuito integrato –Texas Instruments - Jack Kilby Premio Nobel nel 2000 (2 transistor su una barra di germanio) Tutti I transistor realizzati sullo stesso substrato 12 mm Primo IC commerciale -– Fairchild – Robert Noyce (cella di memoria (Flip-Flop) ) Sviluppa la tecnologia per realizzare sul substrato dispositivi e interconnessioni LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

7 Nel 1971, tre ingegneri della Intel, Federico Faggin, Ted Hoff e S. Mazer, realizzarono un ulteriore passo in avanti in fatto di miniaturizzazione: progettarono e costruirono il primo microprocessore, cioè unintera unità di calcolo (la CPU) in un singolo circuito integrato. Questo microprocessore fu denominato Intel LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

8 substrato Transistor Resistenza Capacità Metal 2= interconnessioni Metal 1= interconnessione isolante vias Sul substrato di silicio: Si definiscono zone diverse sulla superficie (progetto 2-D) Si realizzano i transistor, i resistori e le capacità. Si realizzano le interconnessioni, in metallo- Si possono ottenere livelli molto spinti di integrazione realizzando molti livelli di metallizzazione. anche su più livelli Tutto viene realizzato accedendo dalla superficie LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

9 substrato Sul substrato di silicio: Si modificano le proprietà elettriche di alcune regioni attraverso limpianto o la diffusione di impurità DROGAGGIO Si depongono strati di ossido o di metallo: DEPOSIZIONE Si rimuovono regioni degli strati creati: ATTACCHI Tutte queste azioni devono essere effettuate in maniera selettiva solo in alcune regioni stabilite Secondo un disegno prestabilito: un pattern che viene determinato da una serie di maschere. Struttura di silicio Ogni rettangolo colorato rappresenta la definizione di una zona con proprietà diverse LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

10 Preparazione del substrato di Si Crescita di monocristalli di silicio purissimo: Processo di Czochralski: Un seme cristallino è ruotato e lentamente estratto da un crogiolo contenete silicio fuso Il lingotto (monicristallo) viene affettato con lame di Diamante e lavorato per essere ridotto in fette di circa 500 μm di spessore con superfici rettificate Molto diffuso : ¼ della crosta terrestre LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

11 Wafer Die LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

12 Deposizione di strati isolantiDeposizione di strati isolanti SiO 2. Si pongono le fette (wafer) ad elevata temperatura in una atmosfera ossidante O 2 o N 2 O Deposizione di strati metalliciDeposizione di strati metallici Power Supply Wafer di Silicio Bersaglio di alluminio Gas in Gas out P sputternig LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

13 Drogaggio: p=Boro n=ArsenicoDrogaggio: p=Boro n=Arsenico Ioni di drogante vengono accelerati e focalizzati sul wafer, nelle zone in cui la maschera non protegge il substrato di silicio le impurità penetrano nel reticolo cristallino e modificano la struttura del materiale Il materiale viene riscaldato per permetter una riorgazzinazzione del cristallo LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

14 Rimozione di materiale superficiale in regioni selezionate (substrato o strati deposti) A seconda della soluzione chimica scelta è possibile rimuovere solo alcuni dei materiali. Bagno acido Es. il SiO 2 si attacca con una soluzione acquosa di HF …… Per il silicio in soluzione deve esserci anche HNO Etching = attacchiEtching = attacchi LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

15 Sorgente di radiazione EM Bagno acido Zona esposta per il passo produttivo: drogaggio o attacco acido Maschera: da progetto Zona protetta Fotoresist non sviluppato: Non resistente agli attacchi Fotoresist sviluppato: resistente agli attacchi Sul wafer viene deposto uno strato di un polimero detto fotoresist Il fotoresist è esposto ad una sorgente luminosa attraverso una maschera Sistema ottico Si immerge in un solvente che elimina solo il fotoresist non esposto Fotoresist Sistema ottico Fotoresist sviluppato Permette di rimuovere selettivamente gli strati deposti, dando loro la forma (2- D) voluta o di accedere in corrispondenza di regioni precise al substrato LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

16 E necessario tenere conto della diffrazione… Si utilizza una pre-distorsione della maschera: Optical Proximity Correction (OPC),phase-shift masks (PSM)phase-shift masks Si utilizza un liquido come mezzo di propagazione: Immersion lithography (2006- fino a 22nm) Dipingere linee di 1 cm di spessore con un pennello di di 3 cm di diametro… La lunghezza donda delle sorgenti ottiche utilizzate è minore delle (oggi =193 nm) dimensioni laterali dei dispositivi E dopo… Si possono utilizzare sorgenti a raggi X e cannoni elettronici Lunghezza donda (nm) Risoluzione del processo (nm) Litografia: lunghezza donda- risoluzione LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

17 E dopo… Oppure il microscopio a forza atomica AFM per deporre molecole di fotoresist (dip pen nanolytography) LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

18 , INTEL 10µm, 2k transistor 740 kHz Federico Faggin core i7, INTEL 45 nm, 730 M transistor 2.66 GHz Nome del processo (INTEL) P856P858Px60P1262P1264P1266P1268P1270 1° produzione Generazione250 nm180 nm130 nm90 nm65 nm45 nm32 nm22 nm Dimensione del wafer (mm) / interconnessioniAl Cu ? canaleSi Strained Si Dielettrico do gateSiO 2 SiO 2 (k=3.9) High-K Elettrodo di gatePoly-Si Metal MOS- Fujitsu INTERCONNECT- Fujitsu Strained Si= srato di Si in cui gli atomi si tovano a distanze maggiori di quelle che si hanno normalment. Questo si può ottenere crscendo il Si su di una strati di Si Ge (nel germanio le distneze ineratomiche sono maggiori). La maggior distanza tra gli atomi da luogo ad un incremento della mobilità degli elettroni. Velocità maggiore dei transistor LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

19 Interconnessioni. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

20 Verso la miniaturizzazione più spinta transistor non planari, controllo del gate su tre facce Utilizzo di ossidi nuovi Transistor Intel 32 nm Promessi: 22 nm poi 16 nm (2016) LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

21 Date Name Developer Clock Process Transistors Intel740 kHz 10 µ m 2, IBM10 MHz 3 µ m 29, Intel25 MHz 1 µ m 1,180, i860Intel25 MHz 1 µ m 1,000, Pentium IIIIntel MHz 0.25 µ m 9.5 M 1999PowerPC 7400Motorola MHz 0.20 µ m 10.5 M 1999AthlonAMD MHz 0.25 µ m 22 M 2008AtomIntel GHz45 nm47 M 2008Core i7Intel GHz45 nm730 M 2008Opteron "Shanghai"AMD GHz45 nm751 M 2010POWER7IBM GHz45 nm1200 M x2000:100 x1000 Oggi 32 nm…… , INTEL 10µm, 2k transistor 740 kHz Federico Faggin core i7, INTEL 32 nm, 1.17 G transistor 3,3 GHz, 248 mm LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

22 year size(Mb)cyc time ns ns ns ns ns ns ns ns Flash 291 MbSRAM – Intel-2,5 ns Im-Flash tech. 32 Gbit NAND Flash 34 nm -May 2008 Samsumg Gb 50 ns (30 nm) (Single Chip DRAM) =1 bit 1 Transistor=1 bit =1 bit LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

23 Concentrazione Forza Pressione Temperatura Spostamento Accelerazione Concentrazione Forza Pressione Temperatura Accelerazione SENSORE ATTUATORE SENSORE: trasforma una grandezza non elettrica in una grandezza elettrica, che può essere memorizzata ed elaborata da un elaboratore elettronico ATTUATORE: trasforma una grandezza elettrica in una grandezza non elettrica Corrente Tensione Carica Corrente Tensione Carica LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

24 Massa vincolata con un materiale elastico al corpo di cui si vuole misurare laccelerazione a=F ext /M b Elongazione della molla = a m/k (regime) Lelongazione della molla viene trasformato in un segnale elettrico: tipicamente variazione di capacità o di resistenza P1P1 P2P2 d P2P2 Membrana elastica che si deforma in relazione alla differenza di pressione La deformazione della membrana viene trasformato in un segnale elettrico: tipicamente variazione di capacità o di resistenza Accelerometro Sensore di pressione Q=CVC= A/d A A d LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

25 Automotive: Rilevazione delle condizioni di marcia del veicolo Accelerazione = URTI Moto delle ruote = scivolamento, perdita di aderenza Controllo del motore, misure di pressione Attuazione di sistemi di sicurezza: AirBag Sistemi di controllo dellassetto (ABS, ESP…) Consumer Electronics Sistemi di stampa Console di gioco. Movimento Output ottici. Telecomunicazioni Sistemi in RF, Sistemi ottici - ricevitoriSistemi in RF, Sistemi ottici – Attuazione di switch, trasmettitori Medicina MicrofluidicaBiosensori Console di gioco, telefoni portatili, notebook. Intensità e colore di radiazioni. Rilevazione del movimento (accelerazione, posizione) Sistemi ottici, Fotocametere, Macchine fotografiche. Intensità e colore di radiazioni LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

26 Concentrazione Forza Pressione Temperatura Spostamento Accelerazione Concentrazione Forza Pressione Temperatura Accelerazione SENSORE ATTUATORE MS: Micro-System MEMS: MicroElectroMechanical- System E interamente realizzato sul o nel substrato di silicio, sfruttando le tecnologie di lavorazione microlettroniche ed aggiungendo dei passi speciali. E necessario passare dalla lavorazione planare del silicio alla lavorazione 3-D. …Dagli anni 80 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

27 BULK MICROMACHINING: La struttura 3-D è ricavata nel substrato. SURFACE MICROMACHINING La struttura 3-D è realizzata sopra il substrato Attacchi anisotropi, idrossido di potassio, KOH Membrana per la misuradella pressione Cerniera Dispositivo mm, struttura 1 µm, spessore 100 µm. Dispositivo mm, struttura 1 µm, spessore 1-3 µm. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

28 Cristallo di Si LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

29 Structural – poliSi Sacrificial –vetro fosfosilicato (deposto per sputtering) o SiO2 2 1 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

30

31 BULK MICROMACHINING: La struttura 3-D è ricavata nel substrato. SURFACE MICROMACHINING La struttura 3-D è realizzata sopra il substrato massa a molla massa a 10 um LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

32 Forza di Coriolis- accelerazione lungo x F=-2m v x LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

33 Accelerometro giroscopio St microlelettronica ha prodotto il miliardesimo accelerometro mems nel 2009 Sensore magnetico LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

34 Surface MICROMACHINING: Travi a sbalzo come bilance per molecole. C LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

35

36 Attuazione elettrostatica F=1/2 AV 2 /d 2 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

37

38 16 µm LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

39

40

41 nanostrutture microstrutture atomi Circa 25 nm H H H2H2 Bottom -up Top - down MICROELETTRONICA MICROSISTEMI 1 mm 100 µm 10 µm 1 µm 100 nm 10 nm 1 nm 0.1 nm 10 µm Globulo bianco 3 nm Quantum realm LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

42 Nano pillar per DNA separation (Honk Kong University) Attuatori di nano bolle (Honk Kong University) Nanotubi di carbonio Top-Down Si spingono le tecnologie del silicio basate sulla fotolitografia 3 µm 300 nm LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

43 Bottom-up Reazioni chimiche: Sol-gel, CVD, Spray, PVDL…. molto utilizzate per nano-polveri, nano-tubi etc. Reazioni chimiche: Self Assembly. si sfrutta il legame ordinato tra atomi o molecole che si crea in alcune condizioni (es. crescita di cristalli, DNA) Atom by Atom Assembly. si manipolano i singoli atomi: ad esempio con la punta di un microscopio a forza atomica (AFM) con tecniche di nanolitografia dip pen. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

44 substrato Resistenza isolante Sul substrato di silicio: Si definiscono zone diverse sulla superficie (progetto 2-D) Si realizzano i transistor, i resistori e le capacità. Si realizzano le interconnessioni, in metallo- Si possono ottenere livelli molto spinti di integrazione realizzando molti livelli di metallizzazione. anche su più livelli Tutto viene realizzato accedendo dalla superficie vias Metal 2= interconnessioni Metal 1= interconnessione Transistor Capacità LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.

45 Bottom-up LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy.


Scaricare ppt "LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy."

Presentazioni simili


Annunci Google