Presentazione preventivi NA62 M. Sozzi Presentazione preventivi INFN Pisa – Luglio 2014

NA62 in 1 minuto Misura di ~100 eventi del decadimento ultra-raro K+→π+νν BRexp = (1.73+1.15–1.05) · 10–10 (7 candidati @BNL) BRth = (0.78 ± 0.08) · 10–10 Estrema precisione, estrema sensibilità a NP Nuova tecnica: decadimento in volo ad alta energia (70 GeV) Approvazione 2009

NA62 in 1 altro minuto TDAQ

NA62 in 1 altro minuto TDAQ

Collaborazione NA62 Universidad Autónoma de San Luís Potosi, Mexico Université Catholique de Louvain University of Sofia St. Kliment Ohridski Charles University, Prague Johannes-Gutenberg-Universitat, Mainz Università di Ferrara Universita e INFN Firenze Laboratori Nazionali di Frascati INFN Universita e INFN Napoli Università degli Studi di Padova Universita e INFN Perugia Universita e INFN Pisa Universita e INFN Roma Tor Vergata Universita e INFN Roma I Universita e INFN Torino Universidad Autónoma de San Luís Potosi, Mexico IFIN-HH Bucharest Joint Institute for Nuclear Research, Dubna Institute for Nuclear Research, Moscow Institute for High Energy Physics, Protvino Comenius University, Bratislava CERN University of Birmingham University of Bristol University of Glasgow University of Liverpool Boston University George Mason University SLAC University of California Merced 204 participants

Stato di NA62 Completamento costruzione Primi run tecnici 2012 Installazione 2013 Commissioning run 2014

Straw chamber 2 Straw WG 5/6/14

Installing Ch#2 Straw WG 5/6/14

Gigatracker chip

RICH vessel

RICH Support panel dressing

RICH mirrors

A12 photon veto

Large angle vetos Extensive work on A1-A8 commissioning in April A1-A8 fully tested and functional Some cabling to complete for A6-A8 Essentially all TEL62s to be installed and cabled Installation of A10 & A11 next week A12 frame delivered 17 April Construction well underway Expect to complete A12 construction by 1 August Delivery to CERN before Frascati summer closure (8 August)

IRC Next week 52 (x4 quarters) will be at LNF Another 18 disks being manufactured at the moment. Expecting to have all the scintillator machined by 20th of June Start detector assembly mid June We plan to complete the IRC by mid July and install it by the end of July

CHANTI The CHANTI-GTK3 vessel is completed Construction & tests on schedule

New LKr calo readout

Muon Veto 1 Overall view with the third layer:

Coarse Schedule (1)

Coarse Schedule (2

NA62 Italia Ferrara (GTK, L0TP) Firenze (RICH) – Leader WG RICH LNF (LAV) – Leader WG LAV Napoli (LAV) Perugia (elettronica RICH, vecchio CHOD) Pisa (TDAQ, LAV) – Leader WG TDAQ Roma I (Computing) – Leader WG Computing Roma II (trigger calorimetro) Torino (GTK) – Leader WG GTK

NA62 Pisa – Attivita’ TDAQ Coordinamento Realizzazione sistema comune di trigger e readout (per rivelatori CEDAR, LAV, CHANTI, CHOD, RICH, LKr/L0, MUV) Vetos Contributo progettazione, costruzione e assemblaggio LAV Contributo disegno MUV Contributo disegno CHOD 3. MonteCarlo Studi trigger hardware e alto livello Digitizzazione, implementazione pile-up 4. Uso di GPU per trigger real-time (FIRB)

TDAQ Distribuzione clock/trigger: progetto completato, nuovi moduli TTCex CERN non funzionanti, cablaggio completato Piano veloce di μ veto (MUV3): costruito (con input INFN-PI) Odoscopio carico di NA48 riutilizzato in 2014 Crates comuni: qualche problema di mortalità Run Control: pronto, da testare PC farm: in assemblaggio, software acquisizione scritto, contributo INFN-PI, mancano trigger SW L1/L2 Prosegue R&D per trigger su GPU (FIRB Pisa/Roma) R. Fantechi TDAQ commissioner @ CERN 1 simil-fellow da 1/7/2014 aiuterà TDAQ commissioning Il TDAQ rimane sul critical path (manpower)

PISA TDC board

PISA TDC board ● Prime 12 schede V5 distribuite alla collaborazione (Nov 2011) per test/validazione ● Versione finale V7 (praticamente identica) (Giu 2012) ● Firmware abbandonato dall’autore, completato con funzionalità di base e distribuito. Nuovo firmware riscritto e simulato, funzionale, mancano piccole parti da completare e monitoring. ● Produzione 110 schede in completamento 2014: piccoli problemi riscontrati, yield ● Setup di test completo da allestire a Pisa: no manpower (test “manuale”)

PISA TEL62

TEL62 (I) ● Evoluzione della scheda TELL1 di readout di LHCb PISA TEL62 (I) ● Evoluzione della scheda TELL1 di readout di LHCb ● Upgrade reso necessario da tempi approvazione NA62 ● Una delle schede più complesse realizzate a Pisa ● Funzione: readout e trigger L0 integrati (per CEDAR, CHANTI, LAV, RICH, CHOD, trigger LKr) ● Primo prototipo TEL62 V1 nel 2011 ● Prima TEL62 V2 (pochissime modifiche) nel 2012: 13 schede prodotte per test run 2012, riscontrate varie fragilità, cambiato ditta di produzione/montaggio ● Schede Gbit (Roma TV) in produzione ● Alcuni radiation tests (UK) 2012-2014, ultimo da effettuare, procedura limitata, nessun problema evidente ● Test diagnostico semi-automatico messo a punto con Roma TV (2013): mancanza manpower Roma, no contributo al test

PISA TEL62 (II) ● Firmware completamente riscritto, molto più complesso di quello di LHCb (che aveva richiesto >6 anni uomo) Drammatica carenza di manpower, ritardi ● Pisa ha coperto tutto il FW comune ● Solo parte di readout testata nel 2012-13 ● Parti di trigger specifiche per sub-detector: LAV (LNF): quasi completa RICH (PG): quasi completa CHOD (PG): quasi completa MUV3 (Birmingham/Louvain): in corso ● Interconnessione schede (necessaria per trigger di sistemi distribuiti su più schede, RICH, LAV): - Hardware in progettazione PG - Firmware da scrivere - Nessun trigger con schede multiple nel 2014

Data formatter and writer PP-FPGA DDR DDR control Data extraction Data formatter and writer Daughtercard Data correction Trigger handling Daughtercard comm SL Trigger primitive generator Core services & monitoring Inter-PP communication Pisa Sub-detectors Missing Prev PP Next PP

Data formatter and writer Data merger SL-FPGA QDR QDR control Gbit handling Gbit Data formatter and writer Data merger Trigger primitive merger PP0 PP1 PP2 PP3 Trigger primitive handling Core services, monitoring Pisa TTCrx & trigger handling Taken by Pisa AUX board communication Sub-detector Missing TTCrx Prev TEL62 Next TEL62

PISA TEL62 (III) ● Con l’arrivo del firmware dai primi sub-detector: risorse largamente utilizzate. Decisione di upgrade FPGA (approvata CSN1 9/2013) con parziale restituzione di quelle già acquistate. Tempi per definizione procedura INFN: ordine per completamento partito in questi giorni, ritardo nella produzione (14 settimane delivery time). ● Alcune schede richieste da LHCb per studi upgrade ● Produzione nuova ditta: tutti i PCB, 15 schede, yield ● Produzione completa 2014 (94 schede) ● Difficoltà con i test

TDAQ – Attività 2014/15 Test di tutte le 100 schede TDCB Completamento firmware scheda TDCB Test 90 schede TEL62 Completamento firmware TEL62 Integrazione con Run Control Installazione al CERN RUN Test firmware di interconnessione schede

Manpower (PI) La situazione a Pisa rimane critica (problema principale di manpower in NA62-Italia da 4 anni) Impegni TDAQ assunti con 4 fisici post-doc dedicati + 2 tecnologi Oggi: 1 fisico + 25% dottorando + 2 assegnisti + 50% tecnologo Entro gennaio 2015 finiscono: - 1 dottorando (31/12/2014) - 2 assegnisti (30/11/2014, 31/12/2014) - 1 articolo 2222 (31/1/2015) - Lamanna (FIRB) assunto probabilmente altrove (se rimanesse a Pisa libererebbe fondi con possibilità di bandire assegni)

2014 Persone (2014) + + Jacopo Pinzino Dottorando 100 Roberto Piandani Ass. Ric. GPU 100 +

FTE (fisici): 8.0 → 4.0 a gennaio 2015 NA62 Pisa – Persone Dic 2014 Dic 2014 → 12 Roberto Piandani Ass. Ric. Reg. Toscana 100 Elena Pedreschi (tecnologo) Ass. Ric. PRIN 100 Gianluca Lamanna Art. 23 FIRB Lamanna 100 Marcello Giorgi P.O. 0 Nov 2014 Gen 2015 ??? + FTE (fisici): 8.0 → 4.0 a gennaio 2015

Richieste personale/servizi TDAQ Rinnovo assegno annuale cofinanziato E. Pedreschi (completamento firmware, integrazione, test, manutenzione) 1 assegno di ricerca 1 art. 23 F. Spinella 30% (NA62+KLEVER) firmware, test M. Minuti 20% (firmware, test) LAV F. Raffaelli: 30% (progettazione, supervisione trasporto/montaggio)