Università di Pisa INFN – Sezione di Pisa Pierluigi Luciano 08/10/2013

Introduzione L'algoritmo di Clustering 2D. La nuova scheda di memoria associativa MiniLAMB-SLP. Conlcusioni e Sviluppi futuri.

Fast TracKer 2) Ho progettato una scheda di memoria associativa. 1) Ho contributo allo sviluppo dell’algoritmo di clustering, e alla implementazione in VHDL. 2) Ho progettato una scheda di memoria associativa.

L’algoritmo di clustering Riconosce gli hit appartenenti allo stesso cluster. Con qualità ~offline. Matrice 328 x 144 pixel. Un pixel ha dimensioni 50 µm x 400 µm.

L’algoritmo di clustering L’algoritmo di clustering è diviso in 3 moduli: Il Modulo “Hit Decoder”. Il Modulo “Grid Clustering” (oggetto del mio lavoro). Il Modulo “Centroid Calculation”.

L’algoritmo di clustering – I Risultati - Griglia scelta 21 x 8 pixel. - Clock: 83.3 MHz. - Mediamente 10 cicli di clock per elaborare un hit. I risultati ottenuti evidenziano che parallelizzando 10 moduli possiamo sostenere il rate di input di 40 MHz. Il sistema con moduli elementari in parallelo è in fase di progettazione.

Fast TracKer 2) Ho progettato una scheda di memoria associativa. 1) Ho contributo allo sviluppo dell’algoritmo di clustering, e alla implementazione in VHDL. 2) Ho progettato una scheda di memoria associativa.

Uso di link seriali per la trasmissione dei dati. LAMB-FTK AMChip04: Package: PQ208 Interfaccia di ingresso e di uscita parallela. Necessario aumentare il numero di pad per le versioni successive: Utilizzare un package BGA. Necessario semplificare il routing della scheda. Uso di link seriali per la trasmissione dei dati.

Chip di Memoria Associativa 05 Necessario testare questo nuovo IP-CORE e le schede integrate con il package BGA finale. È stato acquistato un IP-CORE proprietario per fornire il chip di serializzatori e deserializzatori. Sono previste due versioni del chip prima di quella finale. MiniAMChip05 AMChip05 Package: QFN 64 Die: 3.7 mm^2 Scheda: MiniLAMB-SLP Stato: sotto test Package: BGA 23 x 23 mm Die: 12 mm^2 Scheda: LAMB-SLP Stato: da sottomettere

MiniLAMB-SLP - Arrivo della scheda fra ~7 giorni. Chip di memoria associativa versione MiniAMChip05. Trasmissione differenziale dei segnali dati e segnale del clock. Connettore HPC ad alte prestazioni. Chip di fan-out per la distribuzione del link seriali. FPGA per test della scheda. Test dei chip di memoria associativa. Test della nuova distribuzione dei link seriali. Test del Pattern Matching. - Arrivo della scheda fra ~7 giorni. - Task: test sulla scheda per consolidare le nuove soluzioni adottate.

AMB-SLP Scheda AMB-SLP La scheda MiniLAMB-SLP è montata sulla scheda AMB-SLP. MiniLAMB-SLP MiniLAMB-SLP L’FPGA riceve i cluster dal connettore P3 e li distribuisce alle 4 schede MiniLAMB-SLP. L’FPGA riceve le road dalle MiniLAMB-SLP e le invia al resto del sistema attraverso il connettore P3. MiniLAMB-SLP Scheda AMB-SLP

Conclusioni Sviluppo dell’algoritmo di clustering in linguaggio VHDL su FPGA. Progettazione della scheda MiniLAMB-SLP per il nuovo chip di memoria associativa MiniAMChip05.

Grazie per l’attenzione!

Backup

L’algoritmo di clustering - Data Formatter 32 Data Formatter Main Board, 4 x 32 = 128 Cluster Finder. DF Main Board Le schede Cluster Finder ricevono: 256 link seriali dal rivelatore a microstrip (1D). pixel (2D). Il rivelatore a pixel trasmette una mole di dati ~320 Gb/s. Trasmissione degli hit a 40 MHz. È necessario implementare un algoritmo di clustering 2D per misurare con precisione il punto di impatto della particella sul silicio.

L’algoritmo di clustering – Allineamento della griglia L’idea è di generare una griglia che simula una porzione del modulo del rivelatore. Definire l’hit di riferimento. Generare una griglia, in questo esempio ha una dimensione di 5 x 4 pixel. Allineare la griglia con l’hit di riferimento. Gli hit vengono caricati in griglia, gli hit al di sopra e al di sotto della griglia sono salvati in una memoria secondaria Il flusso dati si interrompe quando arriva il primo hit a destra della griglia.

L’algoritmo di clustering – Ricostruzione del cluster 3) Mentre viene propagato lo stato di selezione, contemporaneamente avviene la lettura dell’hit precedente. 1) Viene selezionato l’hit di riferimento. 2) Viene propagato lo stato di selezione all’hit vicino. 4) Si ripete il procedimento fino alla lettura completa del cluster. 5) Gli hit che non appartengono al cluster vengono salvati in una memoria secondaria.

10 Layer (5 segnali, 5 alimentazioni). Min. Track 100 µm. Solo vie passanti. Massima attenzione nel routing delle linee differenziali. Utilizzo del tool “Cross Section” per il dimensionamento delle linee differenziali.