La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Elettronica 2 FPGA Docente: Dott. Stefano MARSI Sviluppo di circuiti logici su dispositivi programmabili.

Presentazioni simili


Presentazione sul tema: "Elettronica 2 FPGA Docente: Dott. Stefano MARSI Sviluppo di circuiti logici su dispositivi programmabili."— Transcript della presentazione:

1 Elettronica 2 FPGA Docente: Dott. Stefano MARSI Sviluppo di circuiti logici su dispositivi programmabili

2 Durata del corso Il corso dura complessivamente 6 settimane (fino al 31 ottobre circa) Per la laurea TRIENNALE e SPECIALISTICA – Il corso copre 1/2 modulo ( 3 CFU) – nella II parte del primo trimestre un altro 1/2 modulo sara coperto da Elettronica III (Carrato))

3 Cosa e richiesto all Universita Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

4 Cosa e richiesto all Universita Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

5 Come strutturato il corso Il Corso e fondamentalmente a carattere pratico – Poche lezioni teoriche – Diverse esercitazioni pomeridiane di laboratorio – Utilizzo di materiale didattico allavanguardia Circuiti programmabili Schede di sviluppo Software Sala calcolatri – Eventuale disponibilita gratuita del software agli studenti.

6 Cosa e richiesto all Universita Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

7 Come strutturato il corso La frequenza del corso e delle esercitazioni garantisce il superamento dellesame con esito positivo Se la frequenza e stata globale NON ci saranno ne temi scritti ne appelli orali Il voto finale sara funzione: – dei risultati conseguiti durante il corso – dellimpegno dimostrato durante le esercitazioni – dell interesse manifestato nelle tematiche trattate Nel caso di frequenza saltuaria lesame dovra essere integrato con opportune prove scritte e/o orali. Lesame con esito positivo NON e ripetibile !

8 Cosa e richiesto all Universita Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

9 Come strutturato il corso Verra ricreato un moderno ambiente di Lavoro Verranno realizzati dei GRUPPI DI LAVORO composti da due o tre studenti Detti gruppi verranno istituiti dufficio senza tener conto di eventuali amicizie, corregionalita, impegni omologhi ecc… Viene richiesto lo svolgimento di un lavoro di squadra Una parte dei risultati conseguiti (ed i conseguenti voti) saranno di tipo COMPARATIVO

10 Come strutturato il corso Allatto pratico come si svolgera il corso: – 25 Ore di lezioni in aula per illustrare: la struttura dei moderni circuiti programmabili la struttura di una versatile scheda di sviluppo il funzionamento di un opportuno tool di sviluppo Il tutto corredato di dimostrazioni pratiche – Un giorno a settimana sara dedicato a svolgere in modo autonomo unesercitazione guidata (con supervisione). – Il laboratorio rimarra a disposizione degli studenti durante i normali orari dufficio (senza supervisione) – In ulteriori 2 ore verra sviluppato un progetto ex-novo (che verra valutato ai fini del voto finale)

11 Come strutturato il corso Concorrera alla definizione del voto: – Una opportuna dimostrazione funzionale del corretto funzionamento del dispositivo in tempo reale – La stesura (a posteriori) di una buona relazione NON prolissa Ben documentata Scritta con opportuna proprieta di linguaggio ed in modo scientificamente corretto. – La relazione dovra essere presentata entro e non oltre 5 giorni dalla data dellesercitazione. A fine corso ogni gruppo definira concordemente col docente un progetto finale nel quale far convergere le conoscenze acquisite.

12 Premio di studio Al miglior progetto sviluppato verra assegnato: – Un attestato – Un premio (iscrizione all IEEE)

13 Orario del Corso Per le prime due settimane: – Lezioni Lunedi dalle 8 alle 10 (e lunedi pomeriggio ?) – Lezioni il Venerdi dalle 8 alle 11 Per altre tre settimene: – Lezione il Lunedi ed il Venerdi mattina – Laboratorio guidato il Lunedi pomeriggio – Laboratorio autonomo il (Martedi mattina dalle 8 alle 11 ???) Lultima settimana: – Eventuale recupero – Laboratorio guidato il Lunedi pomeriggio – Laboratorio autonomo il Martedi mattina

14 OBIETTIVI FORMATIVI Conoscenza della struttura di moderni circuiti programmabili Approfondimento della struttura di un moderno tool di sviluppo e degli strumenti a disposizione del progettista Applicazioni pratiche su di un versatile e moderno ambiente di sviluppo Conoscenza specifica di una scheda di sviluppo per il test di architetture in tempo reale (Board XESS) Conoscenze di base del linguaggio VHDL

15 PREREQUISITI consigliati Algebra booleana Basi di elettronica digitale (porte logiche, flip flop, ecc...) Macchine a stati finiti Circuiti logici asincroni e sincroni Dimestichezza nelluso di un PC

16 MATERIALE didattico – Materiali strettamente legati al corso: – Materiali inerenti i circuiti programmabili ed il tool di sviluppo – Materiali inerenti la scheda adottata – Mailing lists : una specifica al corso di Elettronica (Italiano) una dedicata agli sviluppatori su schede xess (Inglese)

17 Il corso e stato parzialmente supportato dal programma MATERIALE didattico

18 XSA-50 Board from Xess Corp.

19 Software for Labs V i ISE Software – Design Entry – XST Synthesis – Implementation – Simulation (MXE-II) – iMPACT Programmer CORE Generator – Parameterizable Cores StateCAD/State Bencher – State Machine Design HDL Bencher – Test Bench Generation

20 Software for Students Xilinx Student Edition – v6.2i XSE – Accepts VHDL, Verilog & standard netlists – Fitting and timing reports Supports all Xilinx CPLD families, Spartan II, next generation Spartan, and Virtex E/Virtex II (up to 300K gates) FREE ISE WebPACK Downloadable desktop solution HDL / ABEL synthesis & simulation JTAG and 3rd party EDA support Supports all Xilinx CPLD families, Spartan II, next generation Spartan, and Virtex E/Virtex II (up to 300K gates)

21 Xilinx Student Edition v6.2i Includes – v6.2i ISE for students computers – VHDL and Verilog synthesis with XST – Includes CPLDs (XC9500, CoolRunner-II) and FPGAs (Spartan-II/E, Virtex(E), Virtex-II, Virtex-II Pro) up to 300K gates Sold through university bookstores. Also available at and Bundled with Xilinx Design Series or $55 stand alone New Web Pack Software - free download – Includes CPLDs (XC9500, CoolRunner-II) and FPGAs (Spartan-II/E, Virtex(E), Virtex-II, Virtex-II Pro) up to 300K gates – VHDL, Verilog Note: Xilinx student edition software is for students personal use and not to be installed in university labs

22 Digital Design Principles and Practices (3rd Ed) John Wakerly Logic and Computer Design Fundamentals Morris Mano and Charles Kime Modeling, Synthesis and Rapid Prototyping Using the Verilog HDL By: Michael Ciletti Introductory VHDL: From Simulation to Synthesis, 1/e Sudhakar Yalamanchili Xilinx Design Series from Prentice Hall

23 Digital Electronics Laboratory Experiments Using the Xilinx XC95108 CPLD with Xilinx Foundation: Design and Simulation Software, 1/e James W. Stewart,Chao-Ying Wang, both of DeVry Institute of Technology Digital Electronics with PLD Integration, 1/e Nigel P. Cook Xilinx Design Series from Prentice Hall

24 XUP URL: university.xilinx.com

25 Xilinx University Resource Center Hosted by Michigan State University Professor Resources - Teaching Materials - Support Texts Student Resources - Tutorials - Project Examples General Resources - Hardware/Software Online Support - Discussion Forum - FAQs - support

26 The Most Up-to-Date Information on Xilinx Products Forums Database search techXclusives Software Updates Problem Solvers Software Manuals Web Case for Professors

27 Processing Platform Empower! TM Processing DSP Platform XtremeDSP TM Solution Connectivity Platform SystemIO TM Interfaces Density: 40K to 8M gates Memory: up to 3 Mbits Xcite: Digitally Controlled Impedance On-Chip clock generation 16 Global Clocks Embedded High-Speed Multipliers Virtex-II - Platform FPGA for Multiple Applications

28 On-Chip Memory Distributed Memory Block Memory External Memory System Clock Management Digital Delay Lock Loops (DLLs) System Interfacing SelectI/O+ TM Technology Support major I/O standards Logic & Routing Flexible logic implementation Vector Based Routing Internal 3-State bussing... IOBIOB IOBIOB IOBIOB IOBIOB CLB RAMRAM RAMRAM RAMRAM RAMRAM IOB DLL CLB DLL IOB DLL Spartan-IIE

29 Control USER FUNCTION ILA USER FUNCTION USER FUNCTION ILA Chipscope ILA PC running ChipScope MultiLINX Cable or Parallel Cable III JTAG Connection Target Board Target FPGA with ILA cores JTAG ChipScope ILA System Diagram On-Chip Verification

30 Computer Architecture Soft Processor Core – 32-bit - Harvard Bus RISC Architecture – Size: 900 Logic Cells – Speed: 125 MHz, 82 D-MIPS – 32 General Purpose Registers; 3 Operand Instruction Format IBM CoreConnnect Bus Standard Peripheral set – Timer, Counter – Arbiter – UART, Interrupt controller, SPI – GPIO, Watchdog timer – External flash, SRAM interface GNU Development tools Demo Board from partners Sample applications MicroBlaze Solution - MDK 2.1

31 System Architect or DSP Designer FPGA Designer Generate: - VHDL/Verilog - IP cores ® XST ® Leonardo Spectrum ® Synplify ® Synthesis Simulink ® DSP Modeling MATLAB ® Automatic Translation ISE ® 5.1i Implementation & Verification Digital Signal Processing


Scaricare ppt "Elettronica 2 FPGA Docente: Dott. Stefano MARSI Sviluppo di circuiti logici su dispositivi programmabili."

Presentazioni simili


Annunci Google