Il livello analogico digitale Lezione 3_3 Memorie.

Presentazione sul tema: "Il livello analogico digitale Lezione 3_3 Memorie."— Transcript della presentazione:

1 Il livello analogico digitale Lezione 3_3 Memorie

2 Agenda Clock Latchs Flip-Flop Registri Chip di memoria RAM, ROM, catalogazione Chip CPU Metodi di indirizzamento

3 Clock Sequenza e sincronizzazione Riferimenti Ritardo Clock simmetrici e asimmetrici

4 Latchs Latch Costruita con porte Nor Set, Reset Q mantiene il valore di S, impostato dopo un cambio di R Circuito base per la costruzione delle memorie Condizione di non determinismo

5 Latchs Latch SR Sincronizzato È dotato di un interruttore che rende il latch sensibile ai valori di S e R Latch D sincronizzato Un solo input Memorizza in Q linput E una memoria da un bit

6 Flip-Flop Memorie level ed edge triggered Generatore di impulsi Simboli STD D, Q, notQ, CLK

7 Registri Mostrare due immagini

8 Esempio di memoria Memoria 4x3 bit Ottimizzazione dei piedini Piedini di I/O sono gli stessi !! Buffer non invertente

9 Chip di memoria Espandibilità della 4x3 n° di parole è una potenza di 2, n° di bit qualsiasi Organizzazioni diverse di memoria Rappresentazioni STD Memorie matriciali

10 RAM e ROM RAM SRAM (flip-flop) Volatilissime Veloci Costose Cache

11 RAM e ROM RAM DRAM (ts+cond) Meno volatili Meno veloci Economiche RAM

12 RAM e ROM DRAM asincrone Fast Page Mode EDO SDRAM Sincrone, unico CK per indirizzi e dati

13 RAM e ROM ROM Mantengono permanentemente le informazioni Meno costose Meno veloci

14 RAM e ROM ROM Tipi: ROM PROM EPROM Flash

15 RAM e ROM

16 Chip CPU Ragionare coi piedi…ni :-) Parametri: n piedini indirizzo m piedini dati costo/prestazioni Piedini di controllo

17 Chip CPU CPU Indirizzi Dati Controllo Bus Interrupt Arbitraggio Coprocessore Stato Segnali vari ClockMassa Alimentazione