Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015.

Slides:



Advertisements
Presentazioni simili
SDRx_TRX Transceiver SDR con il DDS AD9912
Advertisements

Versione : 1.0 Data: 05/11/2006 MDBAT: 000-AX CNR AREA della RICERCA di BOLOGNA.
LE RETI Modello OSI e TCP/IP LE RETI Modello OSI e TCP/IP Maura Zini.
Realizzazione di un componente per un sistema dedicato: sviluppo dell’algoritmo di crittografia RC6 a 128 bit Relatore: Prof. Fabrizio Ferrandi Correlatore:
Definizione e tipi di implementazione
Tesi di Laurea Triennale in Ingegneria Elettronica Applicata
Sviluppo di un’interfaccia Camera Link - FPGA
Digital Data Acquisition
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Local Trigger Control Unit prototipo
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
IL MODEM Che cos’è? A cosa serve? Che problemi risolve? Come comunica?
Univ. Studi di Roma FORO ITALICO Prof. Stefano Razzicchia 1 UNIVERSITA STUDI DI ROMA FORO ITALICO Corso di Laurea Triennale INFORMATICA Lez. 6.
UNIVERSITA’ STUDI DI ROMA “FORO ITALICO”
August 31st, 2005Photon vetoes status report R. Fantechi Finanziamenti Keuro di consumo assegnati a Pisa –Disponibili a fine giugno 2005 –Per acquisto.
ASIC per TOF-PET: caratteristiche generali
Roma 28 gennaio 2002 Beam Monitor per il TOP-Linac E. Cisbani, G. Vacca Riunione di lavoro TOP gennaio 2002 Polo Oncologico e Dermatologico I.F.O.
Il Software per il Controllo dei Tavoli di Produzione delle Camere G. Cerminara Riunione CMS-To 03/12/2004.
La progettazione di un sistema informatico
Relatore: Prof. Carla VACCHI Correlatore: Ing. Daniele SCARPA
Il Calcolatore Elettronico
PRESENTAZIONE di RICCARDO
Sistema elettronico Controllo Idronico 1-2 Livello R&D Engineer SMT – GROUP.
Stato Redi-Go (1) Partecipanti : – Padova M. Bellato, R. Isocrate, G. Rampazzo, F, Montecassiano – Legnaro D. Bortolato, A. Gozzelino, M. Gulmini, G. Maron,
STMicroelectronics Proposte di tesi
Stato attività e procurement a Bari Ricercatori: D. Creanza, M. de Palma, L. Fiore, S. My, N. Pacifico Tecnici: R.Ferorelli, G. Sala, P. Cariola L.Fiore.
Interfacciamento emissione su stampante di un dato che rappresenta una tensione acquisita da un convertitore analogico digitale decodifica e visualizzazione.
INFORMATICA = INFOrmazione + autoMATICA L’informazione una delle risorse strategiche più importanti della società moderna Capacità di gestire l’informazione.
Relazione Referee Btev G.D’Agostini,C.Luci,M.Primavera L’esperimento è ancora in una fase di R&D volta alla sua approvazione. L’attività di R&D andrà completata.
M. Meschini 14/5/02 INFN Firenze L’Ibrido Ottico Analogico del Tracciatore CMS Commissione 1, LNF 13 Maggio 2002 Marco Meschini INFN Firenze.
Nicolo` Cartiglia Stato dell'elettronica di ECAL - La situazione e' in continua evoluzione. Entro l'estate si formalizzera` la decisione su quale elettronica.
 PANDA Ferrara Diego Bettoni Istituto Nazionale di Fisica Nucleare, Ferrara Roma, 2 Settembre 2009.
Daniele Mazzei. Obbiettivi del progetto Realizzazione di un minirobot utilizzando componenti elettronici di base. Apprendere i sistemi di programmazione.
Confronto soluzioni di connettività 23/04/2015 Estensori: L.Cazzani (Referente interna Rete Istituto), F. Fusili (Responsabile esterno Rete Istituto);
Tesina di Ricerca in “Sistemi a Microprocessore”
Informatica Lezione 8 Psicologia dello sviluppo e dell'educazione (laurea magistrale) Anno accademico:
M. Paganoni, 24/6/03, CMS ECAL satus report (sistema di raffreddamento) Prototipo del sistema di raffreddamento (modulo M0’) Principio di funzionamento.
Conversione Analogico/Digitale Le grandezze fisiche che vogliamo misurare variano con continuità in un dato intervallo ed in funzione del tempo: sono descrivibili.
- Referees PBTEV-CSN1 09/031 P-BTeV Relazione e proposte dei referee G.Batignani, C.Luci, M.Primavera Situazione 2003 L’esperimento e’ ancora in attesa.
Conti per il sistema di muoni con RPC per ILC M. Maggi, M. Piccolo, D. Piccolo.
Riunione CCR 21/12/2005 Gruppo Storage Relazione sulla analisi di infrastrutture Fibre Channel e presentazione attivita’ per il 2006 Alessandro Brunengo.
MS - NA62 TDAQ INFN – Settembre 2011 TDAQ in generale Distribuzione clock/trigger: progetto definito, moduli finali in arrivo (?), installazione prevista.
MS - NA62 TDAQ INFN – Maggio 2012 NA62 TDAQ status report M. Sozzi Incontro con referee INFN CERN – 25 Maggio 2012.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 “EASY Programming & Testing tools” Apparecchiature di programmazione e collaudo.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 Banchi di controllo e acquisizione dati su base PC Banchi di collaudo funzionale.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 “Fast Production Programmer” Apparecchiature di programmazione in circuit.
APPLIED RESEARCH AND DEVELOPMENT. Microlaben s.r.l. Microlaben S.r.l. nasce nel 2004 come spin-off del gruppo di Elettronica Applicata del Politecnico.
Stato test integrazione Angelo Orlando 25/09/ Catania.
Stato lavori Superpix1 e ApselVI Fabio e Filippo 1 “... siam mica qui a rubar le noccioline a CHIP e CIOP!”
Stato Elettronica G-2 Italia M. Iacovacci, Napoli Roma, 7 Maggio 2014 Elettronica per Controllo Laser Elettronica di Monitoring Slow Control.
Update su elettronica e local DAQ M. Iacovacci Incontro Referee, 21 settembre 2015.
IL PACCHETTO ORCAD Strumenti CAD-CAM per il progetto di circuiti elettronici.
KM3 LNF Risultati ottenuti: 4 Probes funzionanti per un anno sulla torre fase 2 Realizzazione di una scheda con 2 ADC 24bits Realizzazione di PORFIDO.
PixFEL G. Rizzo 9-Maggio PIXFEL Non ripeto qui tutte le considerazioni fatte da Valerio e Francesco in meeting precendenti. Goal del progetto: sviluppare.
Local monitor A.Anastasi, C. Ferrari, A. Fioretti, C. Gabbanini, G. Venanzoni 21 settembre 2015.
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
Test di storage a 10 Gbps proposta. Storage server a 10Gbps Si vuole vedere quali prestazioni si possano ottenere da server connessi a 10 GE –capacita’
Materiali e spese per test bench moduli di piano -EFCMcosto transceiver (14 coliri 1/modulo)2-3 keuro -400 metri fibra3 keuro -dark-box (porta-sfere)1.
Contratti nazionali hw e sw G. Vita Finzi Commissione Calcolo e Reti Roma, dicembre 2012.
XPR meeting – Control System status S. Toncelli Pavia, 27 ottobre 2015.
STATO dei RIVELATORI a MICROSTRISCE di SILICIO per JLAB12 [F. Meddi]
1 OUTLINE CSN I, Roma 19-20/1/2015 RICH&THGEMSilvia DALLA TORRE Impegni per costruzioni – bilancio 2014 Read-out rivelatori ibridi ottobre 2014 – gennaio.
M. Citterio CDS Milano – 9 Luglio 2014 Servizio di Elettronica 1.Attivita’ previste per il Strumentazione/Attrezzature, capacita’ di calcolo e software.
Laboratorio II, modulo Conversione Analogico/Digitale ( cfr.
Mu2e Waveform Digitizer Review Franco Spinella Luca Morescalchi WD L3 Manager.
Elettronica per MEGup Donato Nicolo` Pisa 9 Luglio 2013.
Waveform Digitizer Review
Digitizer ReAdout Controller Dirac
Donato Nicolo` Pisa 9 Settembre 2013
Digitizer ReAdout Controller - DIRAC Status report
Transcript della presentazione:

Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015

Mu2e Attivita’ sul WD /06/2015F.Spinella2 - Attivita’ nella prima meta’ del 2015 Attivita’ prevista nella seconda meta’ Attivita’ nel 2016

Mu2e Attivita’ sul WD 1-> 6 / /4/15F.Spinella3 - 1.Acquisto scheda di sviluppo FPGA SM2 1.Acquisito esperienza sull’utilizzo della famiglia SM2 2.Acquisito esperienza sul software Libero 2015  BTW: licenza scade ~ gennaio -> acquisto di altra demo board (1200 Euro) 2. Scelta componenti critici 1.FPGA scelta forzata SM2, SM150 2.ADC: scelta difficile -> grande variabilita’ di costo, di gestione, di prestazioni (SNR,linearita’, banda, …) … valutati ~ tutti quelli adatti (bit, Fsample) - > ADS4229 (12 bit, 250 MHz, 2 canali), da validare col front-end 3.DCDC: scelta pure complicata (B,n,HR,low noise, …) -> LTM8033, validato per n, da validare per B (10/7/2015 a Lasa (tranquillo Stefano … non e’ in Tibet), bassa efficienza da capire se e’ stata ben misurata 3.Sviluppo scheda validazione singolo ADC connesso a demo board SM2 (da completare)

Mu2e ADC (1) (L. Morescalchi) 16/4/15F.Spinella4 - Il modello scelto e’ compatibile con SM2 ? 1)Segnali DDR 2)Segnali LVDS 3)Fsample alta -> 500 MHz clock (dettagli tralasciati …) 1) + 2) OK 3) ~ OK (stima statica, manca simulazione timing)

Mu2e ADC(2) 16/4/15F.Spinella5 Quanti canali per scheda ? x8 = 16 channels/board (104 I/O pairs) Interface module for 1 ADC SM2 150 ha 191 I/O pairs … OK Logica da valutare …

Mu2e DCDC, test su n 16/4/15F.Spinella6 Flussi di n su Ecal: 1.8x10E10 Test ok (~ 60 ye/eq)

Mu2e WD pre-prototipo 1 ADC (2 canali) come mezzanino della demo board SM2 Disegno ~ OK (manca sezione analogica e PCB) 16/4/15F.Spinella7 ADC

Mu2e Attivita’ II semestre 2015 e 2016 (1) - SUL MEZZANINO: - Terminare mezzanino pre-prototipo, produzione -Scrittura firmware di lettura adc, caratterizzazione ADC -Interfacciamento a 2 canali di FE e lettura su PC tramite fibra (vhdl gia’ fornito dal tracker per la parte fibra sul WD, vhdl + software C da fnal per la parte server, da modificare) 16/4/15F.Spinella8 - CI SERVE: - FE,HV,cristallo + fotosensore - Scheda xilinx + mezzanino ottico + forse server per DAQ

Mu2e Attivita’ II semestre 2015 e 2016 (2) - QUALIFICA COMPONENTI: - Test con una sorgente di n collimata per verificare le singole funzionalita’ (ADC,FPGA … ) 16/4/15F.Spinella9 - CI SERVE: - Test board con i singoli componenti e sistema di lettura (da capire)

Mu2e Attivita’ II semestre 2015 e 2016 (3) - STAZIONE DI TEST: - Scheda switch dei sensori 16/4/15F.Spinella10 - CI SERVE: - Sviluppo scheda relay

Mu2e Attivita’ II semestre 2015 e 2016 (4) - PRIMO PROTOTIPO WD: 16/4/15F.Spinella11 - CI SERVE: - disegno board - PCB (ditta, in parte gia’ impegnato) - firmware (almeno una qualche parte minimale) - Produzione primo prototipo e test -Produzione secondo prototipo e test -Pre-produzione di 6 schede per TB