La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Analisi e Sintesi di un contatore BCD con Quartus II.

Presentazioni simili


Presentazione sul tema: "Analisi e Sintesi di un contatore BCD con Quartus II."— Transcript della presentazione:

1 Analisi e Sintesi di un contatore BCD con Quartus II

2 Un contatore binario è una rete sequenziale sincrona che memorizza un numero binario e lo incrementa a ogni fronte positivo del segnale di clock. Dunque un contatore conta i fronti positivi del segnale di clock. + Rn CLK 1 Y n Stato presente (n variabili) Y n Stato futuro (n variabili) z = y Per sommare 1 a una configurazione di n bit bastano n half adder! Project overview – Contatore binario

3 ENABLE RESET Project overview – Contatore binario CLOCK 0101 Counter x2 4 Bit

4 BCD to 7SEG ENABLE RESET Project overview – Contatore decimale CLOCK 0101 Counter x2 4 Bit

5 BCD to 7SEG Rete combinatoria di controllo del Reset ENABLE RESET Counter x2 4 Bit CLOCK Project overview – Contatore decimale

6 Vediamo ora come realizzare un contatore binario da 3 bit. Ci servirà un sommatore da 3 bit, che potrebbe essere realizzato con 3 full adder e 3 Flip Flop D (ognuno memorizza un bit) come da figura. Ma si noti che il CI è posto a 0 e l’operando B è posto a 1. Lo stesso risultato si può ottenere ponendo CI a 1 e B a 0. A questo punto si potrebbe semplificare grandemente la rete combinatoria eliminando l’operatore B e sostituendo i 3 FULL- ADDER con 3 HALF-ADDER CI S A B CO CI S A B CO CI S A B CO D Q CK D Q CK D Q CK CLK CO COUNT0 COUNT1 COUNT2 Contatore binario x8 (3 bit)

7 Il contatore binario x8 della slide precedente non può essere controllato: appena acceso, il contatore inizia a contare ininterrottamente. Dunque abbiamo progettato un contatore perfettamente funzionante ma inutilizzabile! Il contatore diventa più interessante se possiamo controllarlo. Ipotizziamo a titolo di esempio i seguenti possibili comandi. I comandi dovranno essere SINCRONI, in modo da assicurare che, se la frequenza di clock è stata ben calcolata, sia soddisfatto il requisito sul tempo di set up minimo dell’ingresso D dei FF rispetto al fronte positivo del Clock: RESET – Il conteggio riparte da zero (qualunque sia il valore di conteggio corrente) ENABLE – Il contatore “conta” cioè incrementa il suo valore in risposta ai fronti positivi del clock solo se il comando di ENABLE è attivo, altrimenti il contatore mantiene il suo valore; ipotizziamo che il reset prevalga sull’enable Segnali di controllo

8 Reset Si può generare lo stato futuro del contatore con un mux da 3 bit a due vie controllato dal segnale di reset. Una via va messa a 0: Y[2..0] = 0.RESET + RESET/. y[2..0] Dall’espressione si vede che il mux da 3 bit si riduce a tre AND a due ingressi Ogni variabile di stato futuro sarà zero se RESET=1, altrimenti sarà uguale all’altro ingresso dell’AND (uscita della rete dei 3 adder) In questa realizzazione il reset ha priorità su tutti gli altri comandi G D Q R3 RESET/


Scaricare ppt "Analisi e Sintesi di un contatore BCD con Quartus II."

Presentazioni simili


Annunci Google