La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Università di Trieste 4 Maggio 2006 Progettazione e realizzazione di moduli a microprocessore ad alte prestazioni - Progettare per Produrre : dalla teoria.

Presentazioni simili


Presentazione sul tema: "Università di Trieste 4 Maggio 2006 Progettazione e realizzazione di moduli a microprocessore ad alte prestazioni - Progettare per Produrre : dalla teoria."— Transcript della presentazione:

1 Università di Trieste 4 Maggio 2006 Progettazione e realizzazione di moduli a microprocessore ad alte prestazioni - Progettare per Produrre : dalla teoria alla pratica -

2 Agenda Parte I – presentazione della società – sistemi embedded e moduli embedded Parte II – Concept Product (specifiche di progetto) – Progetto (schema elettrico/meccanico, PCB Mastering) – Prototipazione e Debug – Certificazione (pre-EMC, EMC) Parte III – Progetto del modulo FLEXY su FPGA – Signal Integrity – Distribuzione dei clock – Sistema di alimentazione e reti di bypass – Placement e disposizione dei segnali 2

3 Chi siamo DAVE S.R.L. via Forniz 2, Porcia tel fax web: fondata nel

4 Servizi e Prodotti Moduli CPU (SOM System On Module) Sistemi embedded completi Servizi di Progettazione – Porting (Linux, uCLinux, eCos, Windows CE) – Drivers – Applicazioni 4

5 Sistema Embedded: definizioni 5 molte definizioni in letteratura; non c'e' una definizione universalmente riconosciuta Sistema Embedded è un sistema specializzato, incorporato in un dispositivo fisico in modo tale che possa controllarne le funzioni tramite un apposito programma software dedicato un Sistema Embedded è tipicamente dotato delle risorse hardware minime indispensabili per espletare le funzioni per cui è preposto

6 Sistema Embedded: la struttura 6

7 Sistema Embedded: i tipi General Purpose (Pentiums II/III/IV, PowerPC, SPARC, Athlon ecc.) software general purpose (da applicazioni da ufficio a simulazioni di sistemi biologici) s.o. pesanti (Unix, Linux, Windows NT ecc.) applicazioni: Personal Computer, workstation, servers,... Assorbimento di corrente(potenza) notevole / necessità di ventole Processori embedded: ARM, x86 (AMD520, Geode), Hitachi SH-3/4, MIPS, PowerPC singolo programma s.o. estremamente ridotto, spesso real-time supporto funzionalita' DSP applicazioni: telefonia cellulare, elettronica di consumo, controllo industriale ecc. Microcontrollori il costo ridotto e' l'obiettivo fondamentale parallelismo ridotto (tipicamente 8 bit) volumi di produzione enormi applicazioni: automobili, termostati, telecomandi ecc. 7

8 Cosa intendiamo per sistema embedded 8 differenze rispetto ad un sistema PC classico: – frequenze di lavoro (potenza di calcolo) tipicamente di molto inferiori – tagli di memoria notevolmente inferiori – dispositivi di I/O spesso molto piu' primitivi o addirittura assenti molte architetture non x86 profondamente incompatibili tra loro (ARM, PowerPC, MIPS, SH-4 ecc.) – diversa endianness – diverso set di istruzioni – diversa organizzazione della memoria

9 Dualità tra SOM e PC104 9 PC104 è standard (SOM no) PC104 include i connettori (SOM no) Su PC104 le espansioni sono a standard Con i SOM controllo i consumi SOM è predisposto per il plug su host Consumo ! Costi

10 Moduli Embedded: perchè 10 Forniscono una soluzione hardware-software completa per la parte high-tech di un sistema embedded Permettono di concentrarsi sulle altre problematiche realizzative del dispositivo in cui verranno integrati

11 Moduli Embedded: la struttura 11

12 Moduli Embedded: CPU / tipologie 12 Entry/Small Networking: ARM7TDMI [famiglia B2] Industry Standard: ARM920T [Zefeer] Portable: ARM920T [Parsy] + Xscale [Rocket] Intensive Computation: PowerPC [PPChameleon + Flexy]

13 B2:Entry/Small Networking [ARM7TDMI] 13

14 PPChameleon: Intensive Computation [PowerPC] 14

15 Industry Standard:ARM920T [Zefeer] 15

16 Portable : ARM920T [Parsy] 16

17 La gamma (periferiche) 17

18 Parte I – presentazione della società – sistemi embedded e moduli embedded Parte II – Concept Product (specifiche di progetto) – Progetto (schema elettrico/meccanico, PCB Mastering) – Prototipazione e Debug – Certificazione (pre-EMC, EMC) Parte III – Progetto del modulo FLEXY su FPGA – Signal Integrity – Distribuzione dei clock – Sistema di alimentazione e reti di bypass – Placement e disposizione dei segnali 18 Agenda

19 Processo realizzativo 19 Concept Product (specifiche di progetto) Progetto (schema elettrico/meccanico, PCB Mastering) Prototipazione e Debug Certificazione (pre-EMC, EMC)

20 Concept Product 20 Specifiche di progetto: Potenza di calcolo CPU Risorse di memoria volatile/non volatile Periferiche integrate (Porte RS-232,USB, ETH, CAN, LCD controller ecc.) Periferiche AUX on board (RTC, EEPROM, ID dev.) Range di Temp. (C / I) Format meccanico (min/max) Power Supply Volumi annui di produzione Scelte dei componenti fondamentali: Microprocessore (Architettura, famiglia, casa) Memorie FLASH e SDRAM External Controller (USB, ETH) Power Supply Unit

21 Da schema elettrico a PCB 21 Schema elettrico + Spec. Mecc. comp + Indicazioni di sbroglio Place Routing Signal integrity HW Engineer PCB Designer

22 Schema elettrico 22 Electric CAD Componenti di libreria proprietaria omologati Inserimento componenti ausiliari a scopo debug primo prototipo, misure generiche, test Predisposizione soluzioni per EMC Indicazioni per PCB Routing: Piste critiche, piani GND/VCC e isole GND/VCC

23 Hot nets : Nets critiche 23 Clock: alim. uP, uP-RAM, ext. Chip (ETH, USB, LCD ecc.) Alimentazione uP [10-50 Mhz] uP-RAM (SCLK) [ Mhz] Ext chip (ETH CON, USB CON, LCD, ecc) [10-40Mhz] Res di term. Serie (Rts) 22-68ohm con alternativa 0 ohm obbligatoria (EMC) Segnali di controllo memorie e chip (Unidirezionali) Rt facoltativa BUS Unidirezionali : ADDRESS BUS (20-30 traces) RGB BUS (10-24 traces) BUS Bidirezionali: DATA BUS (32 traces) No Rt per BUS se BUS 400Mhz (DDR) Eventuali piste analogiche Piste di guardia Bus differenziali: RS485, CAN; ETH, LVDS, DVI (impdenza controllata)

24 PCB Routing Rules e Indicazioni 24 Clock, segnali di controllo del bus Piste piu' corte possibili Percorsi lineari Unico layers (NO VIAS) Resistenze di terminazione [Rt] vicine alla sorgente (22-68ohm) BUS Unidirezionali : Equalizzazione lunghezza piste BUS Bidirezionali: Equalizzazione lunghezza piste [No Rt] Nets analogiche : piste di guardia, layers dedicato ecc. Bus differenziali: impedenza controllata, Lunghezza minima, percorsi lineari, no incroci, no vias Indicazioni di portata di corrente max delle piste (VCC ecc.)

25 Piani di GND/VCC e indicazioni di Routing 25 Isole di massa diverse da GND ma aventi uguale riferimento unite in un solo punto (es AGND unita in un solo punto con GND) Isole di massa devono stare solamente vicine ai segnali/componenti di propria competenza (AGND limitata alla parte analogica del chip / evitare correnti di ritorno in altre isole di massa) Inserimento di filtri (pi-greco) come disacoppiamento tra due masse Capacita' di bypass dei vari chip piu' vicino possibile ai chip/connettori (piu' piccola la capacita + deve stare vicina )

26 Flessibilita' di Routing 26 Connettori con pinout non fissato (Swap) GPIO signals (Swap) Logiche CPLD, FPGA: swap di pin (si ha un routing piu lineare, tempi minori di sbroglio) Priorita di sbroglio piu bassa per i segnali non veloci.

27 Caratteristiche principali di un PCB 27 Dimensioni (AREA mm2) [$ ] Spessore [0.8mm-2.0mm] Numero di layers (2-24) [Ns. Moduli : 4-10 ] [ $, x2] Fori(via ) passanti o fori ciechi ($[passante] < $[ciechi] ) Num di Via ( ) [$ ] Dimensioni Vias (300um, 200um, 125um) [se < 100um [ $ ], ES; BGA passo 0.8mm Larghezza piste (6 mils) [$ ] Isolamenti Piste (6 mils ) [$ ] Impedenza controllata [$ ] Dielettrico ( FR4 ) Finitura, dalla meno pregiata in ordine crescente: SnPb (PCB doppiafaccia), HAL, Sn Chimico (BGA), Oro chimico (BGA), Flash gold ecc. [$ ] Contatti in Oro [$ ]

28 Case Study A: DZQ 28 Num comp:200 Num Pin: 1500 Layers:8 Num Vias:1000 Tracce: 6 mils Isolamenti: 6mils Spessore: 1.2mm T real. = 80 h 1 BGA mm 2 BGA mm Conn:70x2x0.6mm

29 DZQ: bottom layout 29

30 DZQ: Top layer 30

31 DZQ: Power Plane 31

32 DZQ: Ground Plane 32

33 DZQ: drill layout 33

34 Case Study B 34

35 Case Study B: Bottom layout 35

36 Case Study B: Grounds Plane 36 Num comp:700 Num Pin: 3050 Layers:6 Num Vias:1563 Tracce: 6 mils Isolamenti: 6mils Spessore: 1.8mm T real. = 150 h 1 mils = 25,4um

37 Case Study B : Top Layer 37

38 Case Study B : Top layer 38 BLUE: Data Bus GREEN:RGB Signal VIOLET: FPGA program signal

39 Case Study B : Ground Plane (I2) 39

40 Case Study B : Inner 4 40

41 Case Study B : Inner3 41

42 Case Study B : Power Plane (I5) 42

43 Case Study B : Bottom layer 43

44 PCB Prototiping 44 Aziende manufatturiere di CS specializzate nella prototipazione Numero di pezzi minimo: 3-5 Tempi di fornitura : 3 gg (2 layers) 5-6 gg (4 < layers < 10) Costi: Attrezzatura digitale: dai 350 euro (4 strati no BGA) euro (8 layers BGA) Materiali + lavoro: dipendono fortemente dalle caratteristiche del CS (indicativamente da 350 euro ( 8pz, 2 layers) a 700 euro (8pz, 8 layers) Es: DZQ: 8 layers, diel FR4, spessore 1.2mm, dim (50x68mm), 8pz a 69euro/cad -> tot= 552 euro

45 PCB Assembling 45 Assemblaggio SMT/Wave Soldering (max 5pz) Manuale : solo per schede semplici (anche 6 layers -no BGA,no FINE-PITCH) Vantaggi: basso costo, velocita (no attrezzatura, no fornitori), Svantaggi: difficolta di saldatura (perdite di tempo durante il debug), bassa qualita di saldatura (cortocircuiti, etc) Macchina: presso un terzista, realizzazione attrezzatura (obbligatorio per i componenti BGA) Vantaggi: qualita di saldatura, primo assaggio del processo produttivo della scheda Svantaggi: costo elevato, attrezzatura da buttare, tempi lunghi (2-3 weeks) Note: E difficile trovare terzisti attrezzati per prototipazioni complesse (BGA) e allo stesso tempo veloci (5-10g)

46 Debugging 46 Predisposizioni su PCB che aiutano la fase di debugging: Test point segnali critici, clock e segnali di controllo Test point sulle varie VCC e GND Fori di fissaggio Bus Dati su connettore ausiliario (collegamento e ETH controller etc) interfacciamneto generico a francobollo di debug Resistenze zero-ohm tra stadi di alimentazione e carichi (Setting tensioni 3V3, 1V8, 2V5, etc, misure di assorbimento) Connettori dedicati per analizzatore di stati logici Eventuali logiche programmabili per riservarsi la possibilita di modificare al volo il routing dei segnali senza risbrogliare o aggiungere filetti.

47 EMC 47 I nostri moduli non sono dei prodotti finiti, ma sono componenti di un sistema piu ampio: non abbiamo lobbligo di apporre la marcatura CE. Tuttavia i prodotti vengono certificati CE per garantire al cliente di non avere problemi derivanti dal modulo durante le prove EMC. Le prove della direttiva 89/336 : Emissioni e Immunita irradiata (CEI EN55022) Emissioni e disturbi condotti su porte di alimentaz. e di comunicaz. (CEI EN55024) Sorgenti di disturbo tipiche: Clock uP-SRAM, Ethernet, Clock BUS RGB Le strategie adottate come soluzioni a problemi EMC(oltre a Rt): Resistenze di terminazione serie (valore opportuno) Ferriti di filtro con caratteristiche tipiche 600ohm/100Mhz, 300mA sulle alimentazioni Ferriti sui flat – cable che vanno ai display LCD.

48 48 EMC

49 49 EMC

50 Agenda Parte I – presentazione della società – sistemi embedded e moduli embedded Parte II – Concept Product (specifiche di progetto) – Progetto (schema elettrico/meccanico, PCB Mastering) – Prototipazione e Debug – Certificazione (pre-EMC, EMC) Parte III – Progetto del modulo FLEXY su FPGA – Signal Integrity – Distribuzione dei clock – Sistema di alimentazione e reti di bypass – Placement e disposizione dei segnali 50

51 Introduzione al progetto Idea base: realizzare un nuovo prodotto caratterizzato da unelevata configurabilità nella dotazione di periferiche Scelta operata: utilizzare un FPGA in sostituzione del tradizionale microprocessore 51

52 Perché usare un FPGA? FPGA IBM PPC405EP 52

53 Struttura Hardware Flexy PSU opzionale 53

54 Signal Integrity: bus DDR Specifiche SSTL-2 per terminazione segnali bus In realtà in fase di progetto si cerca un compromesso tra affidabilità e semplicità 54

55 Tre soluzioni Tre evaluation board per Virtex-4, tutte con due componenti di memoria DDR –Evaluation board Avnet terminazioni serie + terminazioni parallelo –Evaluation board Xilinx solo terminazioni parallelo –Evaluation board Memec nessuna terminazione 55

56 Soluzione realizzata solo terminazioni parallelo Lintegrità dei segnali non è critica per schemi con soli due componenti di memoria Ladattamento di impedenza sul fronte controller (FPGA) può essere realizzato tramite DCI (Digital Controlled Impedance) La conferma della bontà della soluzione verrà con le simulazioni di Signal Integrity 56

57 Distribuzione Clock I segnali di clock rappresentano una delle principali sorgenti di emissioni elettromagnetiche a causa del loro spettro molto esteso E necessario porre attenzione a: –Lunghezza percorsi linee di clock –Frequenze in gioco Si cerca di avere una sola sorgente a frequenza il più possibile bassa 57

58 Clock necessari su Flexy FPGA: clock generato esternamente con frequenza tra i 25MHz e i 100MHz, variabile in funzione della specifica implementazione Ethernet PHY: Si hanno due opzioni –quarzo a 25MHz pilotato da circuiteria interna –clock digitale a 25MHz generato esternamente 58

59 Soluzione realizzata implementazione di due alternative si sceglierà in base alle indicazioni dei test EMC 59

60 Sistema di alimentazione Reference design di Texas Instruments per Virtex-4 (modificato) – 3 regolatori switching per le tre tensioni principali – 1 regolatore lineare per la tensione 1.25V Il gruppo Voltage Monitors genera un reset in caso di cali di tensione TPS54310 TPS54310 TPS54610 LP2996 1V25 Voltage Monitors 2600mA1.2V 2650mA2.5V 1330mA3.3V AssorbimentoTensione 60

61 Rete di bypass Lo scopo è fornire un percorso a bassa impedenza verso massa per le alimentazioni, riducendo il disturbo causato dai picchi di assorbimento dei componenti caratteristiche condensatori reali 61

62 Bypass VCCO(2,5V) per FPGA 62

63 Placement componenti La disposizione dei componenti sul PCB è fondamentale per ottenere buoni risultati –semplificazione del routing –minimizzazione percorsi dei segnali –riduzione del numero di strati In Flexy cè un grado di libertà in più: la dsposizione dei segnali sugli I/O del FPGA 63

64 Disposizione segnali su FPGA Raggruppamento per standard elettrici compatibili Ottimizzazione percorsi interni ed esterni tramite raggruppamento per componente 64

65 Ipotesi di Placement 65

66 Conclusioni Progettazione / realizzazione nella fase di Progettazione occorre tener conto di tutte le fasi di Produzione/Test/Debug/EMC realizzare un Prodotto non è banale Progetti Hi-Tech know-how necessario scelte strategiche Produrre moduli embedded make or buy ? 66


Scaricare ppt "Università di Trieste 4 Maggio 2006 Progettazione e realizzazione di moduli a microprocessore ad alte prestazioni - Progettare per Produrre : dalla teoria."

Presentazioni simili


Annunci Google