La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

18 ott 20001 Il livello logico Livello architettonico Livello logico Livello fisico contatti, segnali e circuiti Funzioni, variabili, espressioni Processore,memoria,

Presentazioni simili


Presentazione sul tema: "18 ott 20001 Il livello logico Livello architettonico Livello logico Livello fisico contatti, segnali e circuiti Funzioni, variabili, espressioni Processore,memoria,"— Transcript della presentazione:

1

2 18 ott Il livello logico Livello architettonico Livello logico Livello fisico contatti, segnali e circuiti Funzioni, variabili, espressioni Processore,memoria, I/O Ram, Registro, Contatore Alu, Decoder Multiplexer

3 18 ott Analisi e sintesi di reti combinatorie introduzione: porte logiche e operatori logici

4 18 ott Introduzione Nella prima settimana del corso abbiamo introdotto il modello di comportamento e di struttura delle reti sequenziali (ad esempio il semaforo), e ne abbiamo descritto il funzionamento con il diagramma degli stati e la tabella di flusso Quindi ci siamo posti lobiettivo di progettare una rete logica (cioè un sistema di elaborazione binario) che realizzasse il funzionamento descritto dalla t.d.f. A tal fine abbiamo codificato in binario gli stati interni, gli ingressi e le uscite della rete e abbiamo così potuto tradurre la tabella di flusso in tabella delle transizioni. La t.d.t. non è altro che un insieme di tabelle della verità che descrivono le funzioni combinatorie F e G (rispettivamente variabili di uscita e di stato futuro) Non resta ora che imparare a fare la sintesi cioè disegnare lo schema logico delle reti logiche combinatorie F e G assegnate con la tabella delle transizioni, dopodichè potremo completare il progetto della rete sequenziale disegnando i rami di retroazione sulla funzione G. A quel punto potremo verificare con il simulatore leffettiva correttezza del nostro progetto Inoltre siamo in generale interessati a scoprire qual è il funzionamento di un rete sequenziale di cui conosciamo lo schema logico. Per prima cosa dobbiamo allora imparare a fare lanalisi cioè a scoprire la tabella della verità delle reti combinatorie F e G; solo a quel punto potremo puntare a disegnare il d.d.s. della rete e quindi a capirne il funzionamento Nei prossimi lucidi possiamo studieremo uno strumento matematico (lalgebra di commutazione) che ci consente di eseguire lanalisi e la sintesi di reti logiche combinatorie composte dagli operatori logici elementari AND, OR e NOT. Questi tre operatori costuituiscono un insieme di operatori funzionalmente completo: con essi cioè è possibile realizzare qualunque rete logica combinatoria. Sintesi Analisi

5 18 ott Premessa fondamentale allo studio delle reti combinatorie: lapprossimazione del modello Il modello di comportamento delle reti logiche combinatorie mette in relazione le uscite con il valore degli ingressi nello stesso istante (F: I U) Nel modello quindi si ipotizza implicitamente che il ritardo introdotto dalle reti combinatorie sia nullo. Questa è unapprossimazione del vero comportamento dei circuiti elettronici che realizzano reti combinatorie; infatti tutti i circuiti reali introducono un ritardo, per quanto piccolo. Estinto il ritardo, però, il comportamento del circuito elettronico è esattamente quello modellato dalla definizione della macchina combinatoria (F: I U). Si può quindi affermare che il ritardo rappresenta un fenomeno transitorio, estinto il quale il modello della macchina combinatoria riflette il funzionamento del circuito elettronico Il funzionamento dopo il transitorio iniziale si chiama anche funzionamento a regime

6 18 ott Comportamento a regime e in transitorio dei circuiti combinatori ingresso i uscita u comportamento in transitorio comportamento a regime I nuovi valori dei segnali di ingresso di una rete combinatoria devono propagarsi allinterno della struttura prima di riuscire ad imporre al segnale duscita il valore che ad essi deve corrispondere. Ciò determina un comportamento in transitorio, che in generale sarà diverso da quello a regime. Il comportamento a regime è quello previsto dal modello.

7 18 ott Altra premessa allo studio delle reti combinatorie: le porte logiche e gli operatori elementari Gate o porta logica - Struttura formata da alcuni interruttori singolarmente azionabili dallesterno e caratterizzata da un segnale di uscita il cui valore a regime dipende unicamente dai valori contemporanei dei segnali di azionamento degli interruttori. Operatore logico elementare: rete logica combinatoria primitiva cioè considerata non decomponibile (vedi principio di decomposizione delle reti logiche) Gli operatori logici elementari vengono assegnati mediante la relazione ingresso/uscita e vengono rappresentati con simboli che li identificano. Esempio: ecco i tre operatori logici elementari definiti nellalgebra di commutazione Ciascuno di essi viene realizzato con porte logiche chiamate con lo stesso nome Loperatore or Loperatore and Loperatore not

8 18 ott Esempio: il gate not elettronico e loperatore logico not V i V u 0 + E + E 0 I U + E ViVi VuVu 0 volt oppure +E volt oppure 0 volt Questo è il gate Se V i = E allora linterruttore è chiuso Questo è il gate Se V i = E allora linterruttore è chiuso Con la codifica di Vi e Vu si ottiene la tabella della verità delloperatore logico il quale agirà su variabili binarie I U Questo è loperatore logico che useremo nei nostri progetti

9 18 ott Velocità di commutazione: il ritardo del Not elettronico causa: V i tempo alta bassa effetto: V u tempo alta bassa + E ViVi VuVu T1 T2

10 18 ott Il ritardo sui fronti Il ritardo sui fronti di salita ( LH ) e di discesa ( HL ) è presente in ogni tipo di gate e varia in modo notevole da dispositivo a dispositivo. A causa della marcata differenza dei due valori, la durata di una situazione H o L in ingresso ad un gate è diversa dalla corrispondente situazione in uscita. A causa della inerzia del gate, un segnale di ingresso impulsivo e troppo stretto può non essere avvertito in uscita.

11 18 ott Il ritardo di propagazione Ritardo puro t p Ritardo inerziale Il modello del ritardo inerziale è il più vicino alla realtà Il ritardo puro (o matematico) è però più facile da simulare t < t p nessun effetto ritardo di propagazione: t p = max ( LH, HL )

12 18 ott gate reale (o quasi) ritardo di propagazione z Un modello più realistico per il gate x1x2xnx1x2xn Simbolo grafico delloperatore logico o gate ideale Z Z = F(x 1, x 2,.., x n ) z(t) = Z(t-t p ) N.B. - I Costruttori di famiglie logiche forniscono i valori minimo, nominale e massimo di t p Loperatore logico è una astrazione: esso descrive il funzionamento del gate ideale, a ritardo nullo; descrive cioè il funzionamento del gate a regime Il gate ha dunque un comportamento sequenziale: luscita allistante t dipende dal valore degli ingressi allistante t-t p ! Loperatore logico è una astrazione: esso descrive il funzionamento del gate ideale, a ritardo nullo; descrive cioè il funzionamento del gate a regime Il gate ha dunque un comportamento sequenziale: luscita allistante t dipende dal valore degli ingressi allistante t-t p !

13 18 ott La relazione ingresso/uscita e il simbolo grafico degli operatori logici AND e OR I1 I2 U Operatore logico AND Tabella della verità Simbolo grafico I1 I2 U Operatore logico OR Tabella della verità Simbolo grafico

14 18 ott La relazione ingresso/uscita e il simbolo grafico delloperatore NOT I U Operatore logico NOT Tabella della verità Simbolo grafico In una diapositiva precedente abbiamo visto come può essere fatto un gate che realizza la funzione delloperatore logico NOT con un interruttore elettronico Nei corsi di elettronica digitale si studieranno altre realizzazioni dello stesso gate, nonché diverse realizzazioni di gate che realizzano le funzioni degli operatori logici AND e OR Noi studieremo un metodo di analisi e sintesi di reti combinatorie composte da operatori logici AND OR e NOT perché questi operatori possono essere realizzati con porte logiche o gate elettronici, e perché, come vedremo, con questi operatori è possibile realizzare qualunque rete combinatoria (si dice che i tre operatori AND OR e NOT costituiscono un insieme di operatori logici funzionalmente completo) Nel prossimo lucido viene mostrato concettualmente come un AND e un OR possono essere realizzati utilizzando interruttori

15 18 ott Contatti in serie I1 I2 A B I1I2AB apertoapertoaperto aperto chiusoaperto chiusoapertoaperto chiusochiusochiuso I gate and e or realizzati con interruttori in serie {aperto = 1, chiuso = 0} I1I2AB I1I2 AB {aperto = 0, chiuso = 1} Il gate orIl gate and Due differenti astrazioni!

16 18 ott I1I2AB apertoapertoaperto aperto chiusochiuso chiusoapertochiuso chiusochiusochiuso I gate and e or realizzati con interruttori in parallelo {aperto = 0, chiuso = 1} I1I2AB {aperto = 1, chiuso = 0} I1I2 AB Il gate orIl gate and Due differenti astrazioni! Contatti in parallelo I1 I2 A B

17 18 ott Considerazioni sui due lucidi precedenti Nelle due precedenti diapositive abbiamo mostrato concettualmente come un AND e un OR possono essere realizzati utilizzando interruttori Si noti che la funzione logica realizzata dipende dalla codifica: un AND in logica positiva è un OR in logica negativa e viceversa questo fatto è una conseguenza di un principio detto di dualità che vedremo successivamente

18 18 ott Analisi e sintesi di reti combinatorie algebra della commutazione

19 18 ott Introduzione Nelle prossime diapositive studieremo uno strumento matematico (lalgebra di commutazione) che ci consente di eseguire lanalisi e la sintesi di reti logiche combinatorie composte dagli operatori logici elementari AND, OR e NOT. Questi tre operatori costuituiscono un insieme di operatori funzionalmente completo: con essi cioè è possibile realizzare qualunque rete logica combinatoria Trattandosi di operatori logici combinatori essi verranno considerati operatori con ritardo nullo Quando vorremo tener conto del ritardo introdotto da un operatore utilizzeremo il modello della diapositiva n. 11: disegneremo il ritardo con un blocco specifico sulluscita delloperatore (oppure indicheremo il ritardo nelloperatore stesso) Operatore logico combinatorio AND p p AND con ritardo p

20 18 ott Comportamento & Struttura di una rete logica combinatoria sintesi analisi …… …… …… …… …… …… ……..1 0 oppure 1 x 1 x 2 x 3 … x n z = F(x 1,.., x n ) Tabella della verità x1x2x3xnx1x2x3xn z GkGk G3G3 G2G2 G1G1 Rete logica combinatoria ? Nellalgebra di comutazione i blocchi G i sono AND OR e NOT

21 18 ott Algebra della commutazione Lalgebra viene definita assegnando: gli operatori dellalgebra i simboli su cui gli operatori agiscono i postulati che definiscono il comportamento degli operatori È un sistema matematico che consente di eseguire lanalisi e la sintesi di reti logiche combinatorie. Lalgebra della commutazione consente infatti di passare dallo schema logico alla tabella della verità e viceversa Studiare lalgebra di commutazione significa studiare le proprietà dei suoi operatori al fine di imparare a manipolare, costruire e analizzare espressioni Cè una corrispondenza biunivoca tra gli operatori dellalgebra di commutazione e gli operatori logici elementari AND OR e NOT

22 18 ott Definizione dei simboli e delle operazioni dellalgebra della commutazione 1) Operazioni: somma logica ( + ) (4 postulati, diap. 22) prodotto logico (. ) (4 postulati, diap. 23) complementazione ( ) (2 postulati, diap.22) Le operazioni dellalgebra agiscono su costanti e variabili 2) Costanti: 0, 1 3) Variabili: simboli sostituibili o con 0 o con 1 (segue) Lalgebra della commutazione è: uninsieme di 3 operazioni un insieme di 2 simboli (0 e 1): questo insieme è lalfabeto binario su cui le operazioni dellalgebra agiscono

23 18 ott Definizione delle tre operazioni dellalgebra di commutazione e dei corrispondenti operatori logici Postulati: Funzione: xz Realizzazione: 0 = 1 01z 1 = 010 x Postulati: Funzione: xyzRealizzazione: = = 1011x = 1101z = 1111y (segue) Complementazione : z = x, z = x, z = x Somma logica: z = x + y, z = x y Operatore NOT Operatore OR

24 18 ott Postulati: Funzione: xyzRealizzazione: 0. 0 = = 0010x 1. 0 = 0100z 1. 1 = 1111y (segue) Prodotto logico: z = x. y, z = xy, z = x y Operatore logico AND Cè una corrispondenza biunivoca tra gli operatori logici NOT, OR, AND e le tre operazioni dellalgebra complementazione, somma logica e prodotto logico (rispettivamente rappresentate con i caratteri +. ) Cè una corrispondenza biunivoca tra ingressi delloperatore logico e operandi delloperazione algebrica Cè una corrispondenza biunivoca tra luscita delloperatore logico e il risultato delloperazione algebrica

25 18 ott Giustificazione delle prossime diapositive Lalgebra della commutazione è il ponte tra la struttura della rete combinatoria e la descrizione del suo comportamento (cioè della relazione tra ingressi e uscita) rappresenteremo la struttura con il suo schema logico rappresenteremo la relazione ingressi/uscita (cioè il comportamento) sotto forma di funzione binaria di variabili binarie Per fare lanalisi assoceremo a ogni schema logico una espressione dellalgebra e di lì passeremo alla funzione con un procedimento detto valutazione dellespressione Per fare la sintesi impareremo a determinare una espressione dellalgebra che descriva la funzione da sintetizzare e quindi impareremo a disegnare lo schema logico corrispondente allespressione trovata Dobbiamo quindi definire i seguenti oggetti e le relative proprietà: –lespressione dellalgebra – la funzione binaria di variabili binarie –lo schema logico dobbiamo inoltre: –imparare a passare dallo schema logico allespressione e viceversa –studiare il procedimento di valutazione delle espressioni –imparare a descrivere le funzioni (ad esempio con la tabella della verità) Sintesi Analisi

26 18 ott Definizione di espressione dellalgebra di commutazione Esempi: a+(b.c)a + bc a.b(a+b)ab ab Loperazione di prodotto è prioritaria rispetto alla somma e non è obbligatorio racchiuderla tra parentesi. La notazione AB indica A.B Le parentesi sono obbligatorie solo se omettendole cambia lordine in cui le operazioni sono applicate agli operandi Espressione: - Stringa finita di costanti, variabili, operatori e parentesi, formata in accordo con le seguenti regole: 1) 0 e 1 sono espressioni 2) una variabile è una espressione 3) se A è unespressione, lo sono anche (A) e A 4) se A, B sono espressioni, lo sono anche (A+B), (A.B)

27 18 ott Definizione di Funzione completamente specificata Una Funzione completamente specificata di n variabili binarie z=F(x 1, x 2, …, x n ) è linsieme di tutte le 2 n coppie ordinate x,z x B n, z B formate da una configurazione di valori delle n variabili indipendenti x i e dal corrispondente valore della variabile dipendente z. Con la tabella della verità con le mappe di Karnaugh Una funzione può essere descritta in diversi modi, come, ad esempio: Due rappresentazioni equivalenti della stessa funzione z = F(x 2, x 1, x 0 ) X 2 X 1 X 0 Z x2x2 x 1 x z

28 18 ott Descrizione di una funzione mediante Tabella della verità F(x 1, x 2, …, x n ) …… …… …… …… …… …… ……..1 x 1, x 2, …, x n 0 oppure 1 n+1 colonne 2 n righe La Tabella della verità è una - Descrizione tabellare di una funzione di variabili binarie Quante colonne ha la t.d.v. di una funzione di 4variabili? Quante righe ha la t.d.v. di una funzione di 8 variabili? Quante colonne ha la t.d.v. di una funzione di 4variabili? Quante righe ha la t.d.v. di una funzione di 8 variabili?

29 18 ott Descrizione di una funzione mediante Mappe di Karnaugh Mappa di Karnaugh - Rappresentazione bidimensionale della tabella della verità di una funzione di 2,3,4 variabili, i cui valori sono stati elencati sui bordi in maniera che due configurazioni consecutive siano a distanza 1, differiscano cioè per il valore di un solo bit. Esempi: Somma logica a b Parità pari su 4 variabili ab cd

30 18 ott Importante proprietà delle mappe di Karnaugh: Adiacenza tra celle Coppia di celle adiacenti su mappe di Karnaugh - Due celle le cui coordinate differiscono per un solo bit. In una mappa che descrive una funzione di n variabili ogni cella ha n celle adiacenti. Regola grafica per ladiacenza - Sono adiacenti celle aventi un lato in comune o poste allestremità di una stessa riga o colonna cella scelta come esempio celle adiacenti 2 variabili a b variabili a bc variabili ab cd

31 18 ott Estensione delle mappe a 5 e a 6 variabili bc de a=0 bc de a=1 5 variabili Ulteriore regola di adiacenza - Sono adiacenti celle che occupano la stessa posizione in sotto-mappe adiacenti.

32 18 ott Check point Cosa è una funzione completamente specificata e come possiamo rappresentarla? Cosa è una espressione dellalgebra di commutazione e quali operatori può includere? Si risponda alle due domande precedenti con alcuni esempi. Cosa è la sintesi di una rete combinatoria? Cosa è lanalisi di una rete combinatoria? Come si passa da unespressione alla funzione? Col procedimento di valutazione che vediamo nelle prossime diapositive Come si passa dalla funzione allespressione? Con i procedimenti di sintesi che vedremo più avanti

33 18 ott Valutazione di una espressione in un punto Sia data una espressione E in cui compaiono n variabili e sia data una configurazione binaria di queste n variabili Valutare lespressione E nella configurazione binaria data (cioè in un particolare punto del suo dominio di definizione) significa eseguire i seguenti passi: 1 - sostituire ad ogni variabile il valore che ha nella configurazione data 2 - partendo dalle parentesi più interne sostituire ogni operazione con il corrispondente risultato calcolato applicando i postulati dellalgebra, fino ad ottenere o la costante 0 o la costante 1. Esempio: Valutiamo E(a,b,c) = a+(b.c) con a=0, b=1, c=0 0+(1.0) = 0+0 = 0 N° di valutazioni - Una espressione di n variabili può essere valutata su 2 n configurazioni binarie diverse

34 18 ott Regole di priorità nella valutazione Si ricordi che, in assenza di parentesi valgono le seguenti regole: –Loperazione di complementazione è prioritaria rispetto a prodotto e somma –Loperazione di prodotto è prioritaria rispetto alla somma e non è obbligatorio racchiuderla tra parentesi.

35 18 ott Passaggio dalla espressione alla funzione Il passaggio dalla espressione alla funzione si chiama anche valutazione della espressione nel suo dominio Valutare una espressione di n variabili nel suo dominio B n significa costruire una tabella della verità di 2 n righe (una per ogni configurazione delle n variabili) e n+1 colonne. Ogni riga conterrà nelle n colonne più a sinistra la configurazione binaria associata alla riga stessa Nella colonna più a destra di ogni riga si deve invece riportare la costante determinata valutando lespressione nel punto individuato dalla configurazione binaria indicata nelle n colonne più a sinistra della riga stessa Con la valutazione di una espressione è possibile ottenere la funzione associata allespressione data

36 18 ott Dallespressione alla funzione: esempio La valutazione di una espressione E(x 0, x 2, …, x n-1 ) nei 2 n punti del suo dominio dà origine a 2 n coppie x,z x,z x B n, z B Esempio: E(a,b,c) = a+(b.c) a b c | E E(0,0,0) = 0+(0.0) = | 0 E(0,0,1) = 0+(0.1) = | 0 E(0,1,0) = 0+(1.0) = | 0 E(0,1,1) = 0+(1.1) = | 1 E(1,0,0) = 1+(0.0) = | 1 E(1,0,1) = 1+(0.1) = | 1 E(1,1,0) = 1+(1.0) = | 1 E(1,1,1) = 1+(1.1) = | 1 T1) Ogni espressione descrive una e una sola funzione Tabella della verità della funzione associata allespressione data

37 18 ott Dallespressione alla funzione: altri esempi T2) Una funzione può essere descritta da infinite espressioni Esercizio Verificare che le valutazioni di E1=(a.b) + (b.c) + (a.b) E2=(a+b).(a+c) sono identiche a quelle di E = a+(b.c) a b c E E1 E

38 18 ott Analisi di una rete logica combinatoria: dalla Struttura al Comportamento analisi Rete logica combinatoria …… …… …… …… …… …… ……..1 0 oppure 1 x 1 x 2 x 3 … x n z = F(x 1,.., x n ) Avendo studiato come si passa dallespressione alla funzione, dobbiamo ora esaminare il passaggio dallo schema logico della rete combinatoria allespressione Tabella della verità Espressione Valutazione x1x2x3xnx1x2x3xn z GkGk G3G3 G2G2 G1G1 Schema logico: insieme di operatori AND, OR, NOT interconnessi in serie e parallelo

39 18 ott Dallo schema logico allespressione Per individuare lespressione corrispondente ad un dato schema si parte dai gate che elaborano solo segnali di ingresso, si assegna un simbolo alla loro uscita e si annota a parte lespressione. Si procede in modo analogo con i gate i cui ingressi sono già stati denominati. Una volta individuata lespressione del gate di uscita, vi si sostituiscono tutti i simboli con le corrispondenti espressioni. z = e + f = (c.b) + (a.d) = ab + a.b abab c = a d = b e = (c. b) f = (a. d) Qual è la tdv di questa rete? Se ne descriva a parole il comportamento Qual è la tdv di questa rete? Se ne descriva a parole il comportamento Questa rete realizza un importante operatore logico detto OR ESCLUSIVO o XOR (Exclusive Or)

40 18 ott Check point Come si esegue lanalisi di uno schema logico composto da AND, OR e NOT interconnessi? Qual è il risultato dellanalisi? Esistono altre tecniche di analisi oltre a quella basata sulla valutazione delle espressioni? Sì, le vedremo in alcune diapositive successive Quante espressioni sono associate a uno schema logico? Quante funzioni sono associate a una espressione? Quante espressioni sono associate a una funzione?

41 18 ott Esercizi Si tracci la tabella della verità e lo schema logico corrispondenti allespressione: E(D, C,B,A) = D.(C + B) Si descriva a parole la funzione nel caso in cui i bit D, C, B, A rappresentino i coefficienti del numero D C B A.2 0 Si disegni lo schema logico dellespressione: ac + bc La rete così ottenuta si chiama multiplexer a due vie Si analizzi questa rete (se ne tracci la mappa) e se ne descriva a parole il funzionamento Si verifichi con il simulatore la correttezza della soluzione trovata

42 18 ott Check point sullanalisi delle reti combinatorie Abbiamo visto un metodo di analisi basato sulla valutazione delle espressioni associate allo schema logico assegnato. Questo metodo può diventa impraticabile quando lespressione è complessa In questo caso si possono utilizzare in generale due metodi alternativi: –la semplificazione dellespressione mediante applicazione di alcune proprietà dellalgebra della commutazione –la semplificazione sistematica dellespressione mediante applicazione del teorema di espansione Nelle prossime diapositive illustreremo alcune proprietà (o teoremi) dellalgebra di commutazione e mostreremo qualche esempio del primio metodo Il secondo metodo verrà presentato successivamente

43 18 ott Funzioni di n variabili Equivalenza tra espressioni Espressioni equivalenti - Due espressioni E 1, E 2 sono equivalenti, e si scriveE 1 = E 2, se e solo se descrivono la stessa funzione. Espressioni di n variabili F Espressioni di F Se si vuole analizzare una espressione conviene cercare tra le espressioni equivalenti alla espressione data, quelle più facili da analizzare! Questa ricerca può essere effettuta applicando le equivalenze indicate nelle prossime due diapositive

44 18 ott Equivalenze notevoli dellalgebra di commutazione Proprietà della somma e del prodotto logico: T4) commutativa x + y = y + x x. y = y. x T5) associativa (x + y) + z = x + y + z (x. y). z = x. y. z T6) distributiva (x. y) + (x. z) = x. (y + z) (x + y). (x + z) = x + (y. z) T7) idempotenza x + x = x x. x = x T8) identitàx + 0 = x x. 1 = x T9) limitex + 1 = 1 x. 0 = 0

45 18 ott Altre equivalenze notevoli dellalgebra di commutazione Proprietà della complementazione: T10) involuzione (x ) = x T11) limitazione x + x = 1 x. x = 0 T12) combinazione xy + xy = x (x+y).(x+y) = x T13) I a legge di De Morgan (x + y) = x. y Ii a legge di De Morgan (x. y) = x + y T14) consenso xy + xz + yz= xy + xz (x+y).(x+z).(y+z) = (x+y).(x+z)

46 18 ott Dualità Proprietà della dualità: (E d ) d = E E d = E(x, y, z,...) Se E 1 = E 2 allora (E 1 ) d = (E 2 ) d Espressioni duali - Data lespressione E(x, y, z,.., 1, 0, +,., ) è detta duale di E e denotata con E d lespressione che si ottiene scambiando tra loro 0,1 e.,+ E d = E(x, y, z,.., 0, 1,.,+, ). Esempio: A+B e A.B (nellesempio si scambiano solo gli operatori. e +) N.B. - A causa delle due possibili codifiche dei valori di un segnale binario, il comportamento di ogni struttura di interruttori azionabili indipendentemente uno dallaltro ha due descrizioni algebriche, una duale dellaltra. La terza proprietà dice che se due espressioni sono equivalenti, lo sono anche le rispettive duali. Si verifichi questa proprietà nelle equivalenze notevoli dei lucidi precedenti

47 18 ott Qualche commento sui teoremi dellalgebra di commutazione La proprietà associativa per lOR si può anche scrivere come segue: (x + y) + z = x + (y + z) = (z + x) + y = x + y + z Questa proprietà ci dice che combinando in qualunque modo tre ingressi con due OR in cascata si ottengono sempre espressioni equivalenti; la funzione che si ottiene vale 1 se e solo se almeno un ingresso vale 1. Possiamo chiamare questa funzione OR a tre ingressi; è possibile nello stesso modo definire lOR a n ingressi si verifichi la proprietà associativa con il simulatore chiamiamo NOR loperatore composto da un OR e un NOT in cascata; si disegni la tdv di questo operatore composto e si dimostri che per questo operatore non vale la proprietà associativa Per la terza proprietà sulla dualità quello che abbiamo detto per lOR vale anche per lAND e quello che non vale per il NOR non vale nemmeno per loperatore composto dalla serie AND-NOT (il NAND) I teoremi di De Morgan indicano lequivalenza tra NOR e AND degli ingressi complementati e lequivalenza tra NAND e OR degli ingressi complementati Il teorema del consenso indica due diversi modi per realizzare la funzione multiplexer a due vie già vista in un esempio precedente

48 18 ott Qualche esercizio di analisi da svolgere utilizzando i teoremi dellalgebra della commutazione Si esegua lanalisi delle seguenti espressioni: xy + xz + xyz + yz (((x+y)+(z+w))+1) ((x+y)+(z+y)) per lultimo esercizio si consiglia di eseguire le semplificazioni a partire dallo schema logico Per il primo si suggerisce di provare sia con i teoremi, sia tracciando direttamente la mappa di Karnaugh

49 18 ott Check point Ora siamo in grado di eseguire lanalisi delle reti combinatorie realizzate con gli operatori dellalgebra di commutazione. Il procedimento si basa sulla semplificazione delle espressioni (ottenuta applicando intuitivamente i teoremi dellalgebra) e sulla relativa valutazione. Resta ancora da vedere una tecnica di semplificazione sistematica dellespressione basata sullapplicazione del teorema di espansione già annunciato e che dobbiamo ancora studiare Prima vogliamo affrontare il problema della sintesi e vogliamo inoltre dimostrare che gli operatori dellalgebra sono un insieme funzionalmente completo (il che significa che con AND, OR e NOT è possibile realizzare qualunque tabella della verità)

50 18 ott Il problema della sintesi Espressioni equivalentiSchemi logici Individuazione dellespressione che fornisce lo schema migliore per la realizzazione della funzione assegnata. Funzione assegnata Massima velocità Massima flessibilità Minima complessità

51 18 ott Funzioni non completamente specificate Le configurazioni di valori delle variabili al di fuori del dominio sono dette condizioni di indifferenza e sono indicate nella tdv con il simbolo - nella colonna ove va indicato il valore della funzione. 6) Funzioni incomplete - Funzioni di n variabili il cui dominio è un sottoinsieme di B n ENCODER a 3 ingressi x 2 x 1 x 0 z 1 z N.B. le altre configurazioni sono per ipotesi impossibili x 2 x 1 x 0 z 1 z Alcune configurazionidi ingresso possono essere impossibili, oppure per certe configurazioni di ingresso può non interessare il valore delluscita. In questi casi la funzione è incompleta o non completamente specificata

52 18 ott Espressioni di funzioni incomplete Espressioni equivalenti di funzioni incomplete - Espressioni che forniscono eguale valutazione limitatamente al dominio di una funzione incompleta data sono dette equivalenti rispetto ad essa Espressioni per lENCODER: z 1 = x 2 x 1 x 0 + x 2 x 1 x 0 z 0 = x 2 x 1 x 0 + x 2 x 1 x 0 x 2 x 1 x 0 z 1 z u 1 = x 2 + x 1 u 0 = x 2 + x 0 u 1 u Come funziona un encoder?

53 18 ott Espressioni normali Espressione normale - Espressione del tipo somma di prodotti logici (SP) o prodotto di somme logiche (PS). Lo schema logico corrispondente ad una espressione normale contiene al più due gate in cascata (tre, se non sono disponibili anche i complementi dei segnali di ingresso). Nellambito delle espressioni normali hanno particolare rilievo: le espressioni canoniche e le espressioni generali, che individuano circuiti utili nella sintesi di qualsiasi funzione; le espressioni minime, che consentono di realizzare una funzione con il minimo numero di gate e di collegamenti. Quando linteresse preminente è la velocità di risposta, lespressione migliore è quella normale !

54 18 ott cababababccababababc Velocità e lunghezza dei percorsi = a.b.c +a.b.c+a.b. c +a.b.c Questa rete è più veloce (a.b+a.b).c+(a.b+a.b).c abcabcabcabcabcabcabcabc tptp tptp tptp tptp tptp tptp

55 18 ott Stima della durata del transitorio (metodo del caso peggiore) I1I0AI1I0A U I1I0AI1I0A U I1I0AI1I0A U

56 18 ott Sintesi di reti combinatorie mediante AND, OR, NOT Come si esegue la sintesi di una rete combinatoria di cui è data la tabella della verità? Si può utilizzare lalgebra di commutazione In tal caso si passa dalla tdv alla espressione e, successivamente, dalla espressione allo schema logico Nelle prossime diapositive verrà illustrato il passaggio dallespressione allo schema logico. Il problema della determinazione di una espressione associata alla tdv verrà esaminato successivamente

57 18 ott Dallespressione allo schema logico T3) Ogni espressione descrive una struttura formata da gate AND, OR, NOT connessi in serie e/o in parallelo (schema logico) Per individuare lo schema logico corrispondente ad una data espressione si parte dalle parentesi più interne e si traccia il simbolo del gate corrispondente alloperazione, collegandone gli ingressi ai segnali esterni. Si procede in modo analogo con le altre parentesi, considerando via via come ingressi dei nuovi gate anche le uscite di quelli già tracciati. a+(b.c) bcbc a

58 18 ott Dallespressione allo schema logico: altro esempio c (((a) + b). c) b a N.B. - Lo schema logico di una espressione non può avere segnali in retroazione (luscita di ogni gate dipende da segnali dingresso e/o da uscite di gate disposti a monte).

59 18 ott Sintesi con espressioni canoniche Sintesi con DECODER e OR

60 18 ott Espressioni canoniche T16) Espressione canonica SP (Somma di Prodotti) I a forma canonica - Ogni funzione può essere descritta da una somma di tanti prodotti logici quante sono le configurazioni per cui vale 1. In ciascun prodotto, o mintermine, appaiono tutte le variabili, in forma o vera o complementata a seconda che nella configurazione corrispondente presentino valore 1 o valore 0. T17) Espressione canonica PS (Prodotto di Somme) II a forma canonica - Ogni funzione può essere descritta da un prodotto di tante somme logiche quante sono le configurazioni per cui vale 0. In ciascuna somma, o maxtermine, appaiono tutte le variabili, in forma o vera o complementata a seconda che nella configurazione corrispondente presentino valore 0 o valore 1.

61 18 ott a b a b Espressioni canoniche della funzione a implica b II a forma canonica: F(a,b) = a + b I a forma canonica: F(a,b) = a. b + a. b + a. b Verifica della equivalenza per manipolazione algebrica: F(a,b) = a. b + a. b + a. b = a. (b + b) + a. b = a.1 + a. b = a + a. b = a + a. b + a. b = a + b

62 18 ott Sintesi canonica delloperatore EX-OR x 1 x 0 x 0 x se x 0 =0 e x 1 =1 oppure se x 0 =1 e x 1 =0 0 negli altri due casi x0x1x0x1 1 se e solo se x 0 =0 e x 1 =1 1 se e solo se x 0 =1 e x 1 =0 x0x1x0x1

63 18 ott Sintesi di un ENCODER a tre ingressi z 1 = x 2 x 1 x 0 + x 2 x 1 x 0 z 0 = x 2 x 1 x 0 + x 2 x 1 x 0 x 2 x 1 x 0 z 1 z N.B. le altre configurazioni sono per ipotesi impossibili x 2 x 1 x 0 z1z0z1z0

64 18 ott Addizione colonna per colonna... a n-1 aiai a1a1 a0a0 b n-1 bibi b1b1 b0b0 + r n-1 riri r1r1 0rnrn s n-1 sisi s1s1 s0s0 snsn (S) 2 = (A) 2 + (B) 2 r a bRS

65 18 ott … e sintesi canonica del Full Adder S = r. a. b + r. a. b + r. a. b + r. a. b R = r. a. b + r. a. b + r. a. b + r. a. b r r a a b b S R

66 18 ott Sintesi della trascodifica da binario a 1 su N Esempio: Trascodifica 2:4 BAU 0 U 1 U 2 U ABAB U 0 = B. A U 1 = B. A U 2 = B. A U 3 = B. A

67 18 ott SN74154 U 0 (MSI) U 1 U 2 U 3 U 4 U 5 U 6 U 7 U 8 U 9 U 10 EN U 11 A U 12 B U 13 C U 14 D U 15 SN74138 U 0 (MSI) U 1 U 2 U 3 EN U 4 A U 5 B U 6 C U 7 Il circuito integrato DECODER Decoder o Rete di decodifica - Rete logica combinatoria che realizza i 2 n distinti prodotti di n variabili (n = 2,3,4) SN74139 U 0 (MSI) U 1 EN U 2 A U 3 B ABAB U0U1U2U3U0U1U2U3 Quando EN=1, vale 1 luscita il cui pedice, in decimale, corrisponde al numero binario in ingresso (A bit di minor peso) EN N.B. - In realtà le uscite sono attive basse

68 18 ott Composizione modulare di Decoder N.B. il prodotto è associativo DEC 2:4 1CD1CD U0U1U2U3U0U1U2U3 DEC 2:4 DEC 2:4 DEC 2:4 DEC 2:4 ABAB U0U1U2U3U0U1U2U3 U0U1U2U3U0U1U2U3 U0U1U2U3U0U1U2U3 U0U1U2U3U0U1U2U3 U0U1U2U3U0U1U2U3 U4U5U6U7U4U5U6U7 U 8 U 9 U 10 U 11 U 12 U 13 U 14 U 15

69 18 ott Notazioni simboliche per le espressioni canoniche r a bRS i i S (r,a,b) = 3 m (1,2,4,7) S (r,a,b) = 3 M (0,3,5,6) R (r,a,b) = 3 m (3,5,6,7) R (r,a,b) = 3 M (0,1,2,4) m(i) : mintermine di n bit che assume il valore 1 solo per la n-pla di valori delle variabili corrispondente allindice i. M(i) : maxtermine di n bit che assume il valore 0 solo per la n-pla di valori delle variabili corrispondente allindice i.

70 18 ott Sintesi del Full Adder con Decoder e Or S = 3 m (1,2,4,7) R = 3 m (3,5,6,7) 138 U 0 U 1 U 2 U 3 U 4 A U 5 B U 6 C U 7 barbar RSRS N.B - Le uscite di un decoder TTL hanno fan-out >10. Come si modifica lo schema se si prende atto che le uscite sono attive basse?


Scaricare ppt "18 ott 20001 Il livello logico Livello architettonico Livello logico Livello fisico contatti, segnali e circuiti Funzioni, variabili, espressioni Processore,memoria,"

Presentazioni simili


Annunci Google