La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

M. De Vincenzi1 Elettronica Digitale 1.Sistema binario 2.Rappresentazione di numeri 3.Algebra Booleana 4.Assiomi A. Booleana 5.Porte Logiche OR AND NOT.

Presentazioni simili


Presentazione sul tema: "M. De Vincenzi1 Elettronica Digitale 1.Sistema binario 2.Rappresentazione di numeri 3.Algebra Booleana 4.Assiomi A. Booleana 5.Porte Logiche OR AND NOT."— Transcript della presentazione:

1 M. De Vincenzi1 Elettronica Digitale 1.Sistema binario 2.Rappresentazione di numeri 3.Algebra Booleana 4.Assiomi A. Booleana 5.Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 §§

2 M. De Vincenzi2 Sistema Binario Segnale Binario Dispositivo Binario Circuito Binario HA DUE STATI PERMESSI 1 – 0, VERO – FALSO, ALTO BASSO, SI – NO

3 M. De Vincenzi3 Rappresentazione di Numeri Conversione Binaria Decimale Conversione Decimale Binaria

4 M. De Vincenzi4 Algebra Booleana (George Boole) Lalgebra booleana e una logica simbolica a due valori che formalizza le regole della logica ed e alla base di tutti i sistemi digitali. Una variabile booleana ammette due valori in modo esclusivo Nel 1854 George Boole introdusse il formalismo che prese nome di Algebra Booleana.George Boole Premessa: Sia dato un insieme B e due operatori che agiscono sugli elementi dellinsieme: + (OR) e * (AND) che soddisfano i seguenti assiomi:

5 M. De Vincenzi5 Algebra Booleana The algebraic structures implicit in Boole's analysis were first explicitly presented by Huntington in 1904 and termed "Boolean algebras" by Sheffer in As Huntington recognized, there are various equivalent ways of characterizing Boolean algebras. One of the most convenient definitions is the following: A Boolean algebra is a structure (B,OR,AND, NOT, 0, 1), where B is a nonempty set, OR (+)e AND (.) are binary operations on B, NOT is a unary operation on B, and 0, 1 are distinct elements of B satisfying the following laws: for all x, y, z in B, associativity x + (y + z) = (x + y) + z x. (y. z) = (x. y). z commutativity x + y = y + x x. y = y. x absorption x + (x. y) = xx. (x + y) = x distributivity x + (y. z) = (x + y). (x + z) x. (y + z) = (x. y) + (x. z) complementation x + (–x) = 1 x. (–x) = 0.

6 M. De Vincenzi6 Leggi di De Morgan

7 M. De Vincenzi7 Porte Logiche OR e AND NOT Tavola della verità. => Tavola esaustiva di tutte le possibilita OR ABY=A+B AND ABY=A. B

8 M. De Vincenzi8 OR exsclusivo (XOR) A(2)B(3)Y(1) A XOR B = Y

9 M. De Vincenzi9 Realizzazioni dellXOR

10 M. De Vincenzi10 La porta NOT Proprieta elettroniche della porta 1)Intervalli di tensione corrispondenti ai livelli logici 0 e 1 2)Regione di incertezza 3)Velocita di commutazione 4)Dissipazione di potenza 5)Possibilita di carico in ingresso ed in uscita vivi vovo Zona di incertezza V OH V OL V IL V IH

11 M. De Vincenzi11 La porta NAND Con la porta NAND e possibile ottenere i circuiti fondamentali NOT AND OR NOT AND OR

12 M. De Vincenzi12 XOR con NAND

13 M. De Vincenzi13 Famiglie Logiche TTLCMOSECL 74LS74AS74ALS74C74HC10k100k Alimentazione (V) Max V oL Min V oH Max V 1L Min V 1H Dissipazione mW2201~ Ritardo ns Low Power Shottkey AdvancedLow Power Shottkey

14 M. De Vincenzi14 Logica Combinatoriale e Sequenziale Log. Combinatoriale: luscita dipende unicamente dallo stato degli ingressi Log. Sequenziale: luscita dipende dallo stato degli ingressi e dalla stato del circuito

15 M. De Vincenzi15 Multivibratori Monostabili Astabili Bistabili (Filip-Flop)

16 M. De Vincenzi16 Logica Combinatoriale Logica ottenibile tramite le sola combinazioni dei segnali di ingresso. Le uscite delle porte nella logica combinatoriale dipendono solo dagli ingressi e non dal loro stato interno. Porte che hanno degli stati propri (hanno una memoria) sono costruite inviando una parte delle uscite in ingresso. Sommatori Binari: Half – adder, full adder. Encoder Decoder Multiplexer Demultiplexer

17 M. De Vincenzi17 Circuito Half-Adder Half Adder HA OR HA OR C0C0 C1C1 C2C2 A0A0 B0B0 A1A1 B1B1 Full Adder C=A+B

18 M. De Vincenzi18 Circuiti logici sequenziali

19 M. De Vincenzi19 Il FILP-FLOP SR S R QnQn QnQn

20 Il FILP-FLOP JK Q Q S R J K Q Q CkCk JnJn KnKn QnQn QnQn SnSn RnRn Q n Q n =1Q n = Q n = Q n = Q n = } Q n+1 =Q n } Q n+1 =1 } Q n+1 =0

21 M. De Vincenzi21 Il Flip-Flop JK e la race around condition Luso del feedback nel FF SR risolve solo in linea di principio il problema dello stato S=R=1. Infatti per J=K=1, le uscite Q oscillano tra i 1 e 0 con una frequenza determinata dal tempo di attraversamento delle porte.

22 M. De Vincenzi22 Il FILP-FLOP MS

23 M. De Vincenzi23 Funzioni di Clear (Cr) e Preset (Pr) CLEAR: (Q=0 e ~Q=1) Cr=0 AND Pr=1 AND Ck=0 PRESET : (Q=1 e ~Q=0) Cr=1 AND Pr=0 AND Ck=0 (Ingressi asincroni o diretti) Durante il funzionamento con Clock Cr=1 AND Pr=1 CkCrPrQ Enable111* Clear0010 Preset0101

24 M. De Vincenzi24 I FILP-FLOP tipo D e tipo T Ck S R J K Q Q 1 Tipo D Tipo T

25 M. De Vincenzi25 APPLICAZIONI DEI FILP-FLOP SHIFT REGISTER CONTATORI ASINCRONI CONTATORI SINCRONI R R R R R SSSSS Q4Q4 Q3Q3 Q2Q2 Q1Q1 Q0Q0 Shift Register a 5 bit Ck Ingresso seriale Clock

26 M. De Vincenzi26 CONTATORI ASINCRONI (Millman Grabel Cap. 8 § 8-6 Ck Q0Q0 J K K K K J J J Q1Q1 Q2Q2 Q3Q3 1


Scaricare ppt "M. De Vincenzi1 Elettronica Digitale 1.Sistema binario 2.Rappresentazione di numeri 3.Algebra Booleana 4.Assiomi A. Booleana 5.Porte Logiche OR AND NOT."

Presentazioni simili


Annunci Google